
- •1. Структура и принцип действия микропроцессора классической архитектуры
- •2. Выполнение процессором командного цикла.
- •3. Командный и машинный циклы.
- •4. Внутренние регистры микроконтроллера msp430. Регистры общего назначения и регистры специальных функций
- •5. Микросхемы памяти, их основные характеристики и классификация
- •6. Функциональная схема устройства оперативной памяти
- •7. Постоянные запоминающие устройства, их типы и области применения
- •8. Применение пзу в качестве программируемого логического устройства.
- •9. Применение пзу в качестве функционального преобразователя (фп).
- •10. Структура команд. Способы адресации.
- •11. Применение косвенной адресации
- •12. Команды процессора и эмулируемые команды
- •13. Организация подпрограмм и использование стековой области памяти.
- •14. Программная реализация интервалов времени
- •15. Аппаратный умножитель и его применение
- •16. Виды операции умножения
- •17. Применение умножения с накоплением при расчете сигналов управления
- •18. Аппаратные и программные средства интрфейса.
- •19. Принципы обмена информацией.
- •20. Параллельный и последовательный интерфейс.
- •21. Принцип действия программируемого таймера.
- •23.Организация прямого доступа к памяти.
- •24. Аппаратная реализация интервалов времени
- •25. Цифро-аналоговое преобразование.
- •26. Аналого-цифровое преобразование.
- •27. Микроконтроллер как динамическое звено.
- •28. Влияние времени выполнения программы мк запас устойчивости замкнутой системы.
- •29. Выбор числа разрядов слова данных по требуемой точности системы управления.
- •30. Рекурсивные и нерекурсивные цифровые фильтры, их передаточные функции и структурные схемы.
- •31. Цифровое дифференцирование и интегрирование.
- •34. Параллельная обработка информации. Классификация вычислительных систем с параллельной обработкой информации.
- •35. Процессоры с сокращенным набором команд (risc) и с полным набором команд (cisc).
- •36. Гарвардская и разнесенная архитектуры микропроцессоров
- •37. Процессоры с длинным командным словом
- •38. Синтез процессорной матрицы.
- •39. Применение процессорной матрицы для цифровой фильтрации сигнала.
- •40. Общая характеристика системы команд мсs8 х с51.
- •41. Функциональная схема микроконтроллера мсs8 х с51 и назначение входящих в него устройств.
- •42. Функциональная схема микроконтроллера мсs8 х с196 и назначение входящих в него устройств.
- •43. Регистры мсs 196 и способы адресации. Система команд мсs 196.
- •44. Архитектура микроконтроллеров adsp-bf и общая характеристика системы команд.
- •45. Структура ядра adsp-bf и его регистры.
- •46. Архитектура микроконтроллеров tms 320
- •47. Алгоритм расчета сигнала управления в замкнутой сис-ме
- •48. Преобразование унитарного кода импульсн.Датчика в двоичный код положения
- •49. Преобразование унитарного кода импульсного датчика в двоичный код скорости.
- •51. Использование нечеткой логики для синтеза управления. Лингвист. Переменные.
- •5 2. Алгоритм нечеткого управления
- •53. Структура и принцип действия искусственного нейрона. Соединение в сеть.
- •54. Методы обучения искусственной нейронной сети.
- •55. Применение искусственной нейронной сети в качестве устройства управления.
- •56. Применения генетических алгоритмов для оптимизации управления эп
- •57. Функциональная схема msp 430, способы адресации, система команд, назначение входящих в него устройств
- •58. Архитектура risc-ядра arm7 16/32 разрядных микроконтроллеров
- •59. Последовательный интерфейс spi микроконтроллеров.
- •62. Применение шим для цап.
- •63. Способы повышения эффективности использования конвейеров
- •64. Принцип действия сигма-дельта ацп
- •65. Микроконтроллер, его ф-ная схема и применение в системах управления эп
- •66. Режим энергопотребления мк
- •67. Режимы работы таймеров.
- •68. Как таймер формирует шим
- •69. Режим захвата и сравнения.
54. Методы обучения искусственной нейронной сети.
Выбор алгоритма обучения зависит от характера задачи. В исходных нейронных сетях используются несколько алгоритмов обучения:
1. С учителем.
2. Без учителя.
1. предполагает обуч. множество векторов, которые соответствуют множеству выходных сигналов. В 2. используется текущая информация о входах и выходах.
Для выбора метода обучения может быть использован генетический алгоритм.
Нейрокомпьютеры предназначены для решения следующих задач:
- классификация, т.е. отнесение какого-либо вектора из заданных множеств;
- распознавание образов – выполняется по средствам классификации;
- аппроксимация и оптимизация.
Ф
ункциональная
схема нейрокомпьютера:
УУиС – устройство управления и синхронизации.
ИНС выполняется аппаратно на аналоговых или дискретных элементах.
Алгоритм обучения выполняется микроконтроллером. Область применения: задачи оптимизации, обнаружение объекта.
Недостатки: ИНС является сложной структурой; не существует методов расчета ИНС; выбор необходимого метода обучения.
Преимущество: решает задачи классификации и распознавания, возможность обучения.
55. Применение искусственной нейронной сети в качестве устройства управления.
Искусственная нейронная сеть (ИНС) имеет на выходе векторный сигнал. Представим, что
.
Т
акой
объект можно представить, как:
Благодаря тому, что есть алгоритм обучения, система делается адаптивной. Адаптация:
1. Сигнальная (формирует компенсирующий сигнал, который улучшает динамику системы).
2. Параметрическая (перенастраивает параметры регулятора при отклонении динамики от оптимальной)
Достоинство: ИНС может обеспечивать как сигнальную, так и параметрич. настройку.
Недостаток: Отсутствуют методы расчета количества слоев и выбора количества нейронов в слое.
С
труктура
ИМС с применением модели:
Где стрелки с полосой – основной контур, без полосы – контур адаптации.
- идеальный случай
– процесс обучения не происходит.
Если ОУ изменился, то
.
Начинается процесс обучения до тех пор,
пока
,
- заданная величина. Для обучения может
быть применен метод обратного
распространения ошибки.
56. Применения генетических алгоритмов для оптимизации управления эп
Значение переменной представляется в двоичном коде. Поколение (популяция) –множество хромосом. Хромосома – значение искомой величины Х в двоичном коде, например в виде байта:
д7 д0
|
|
|
|
|
|
|
|

ген
Критерий оптимальности-функция приспособленности.
Генетический алгоритм:
57. Функциональная схема msp 430, способы адресации, система команд, назначение входящих в него устройств
CPU-центральное процессорное устройство, WDT-сторожевой таймер, предназначен для вывода системы из зависания. WDT программируется т.о., что через заданное время происходит сброс системы в начальное состояние. JTAG-специальное интерфейсное устройство для отладочного режима внутрисхемной эмуляции. ROM-ПЗУ-пост. запоминающее устройство. RAM- ОЗУ-оперативное запоминающее устройство.
SPJ-последовательный интерфейс. Т1,Т2-программируемые таймеры счетчики.
Флаговый регистр (регистр состояния)
SR (STATUS REG) является 16 разрядный
Флаг
N
и 15 разряд результата совпадает, если
вычис. 16- разрядн.
Флаг N и 7 разряд результата совпадает, если вычисл. 8-разрядн.
Дополнительный код-значение
Система команд:
структура команд
пересылка
|*b
s,d
s→d
s-источник,d-приемник
арифметические |*w
логические, усл. и безусл., переходы, обращение к подпрограмме.
Система команд МК ортогональна (для каждого операнда можно применить любой способ адресации)
Способы адресации:
1) непосредственная (в адресной части указан сам операнд в виде числовой const)
mov.b #0FE, R4 FE→R4
2)регистровая( в адресной части указан регистр, в котором находится операнд)
mov.b R4, R5 R4→R5
Правило: 1) если к 16-разрядному регистру применяется байтовая команда, то результат располагается в младшем байте 2) если указывается адрес для 16 разрядного слова, то это адрес младшего байта. Следствие: адрес байта может иметь четное или нечетное значение. Адрес 16-разрядного слова имеет четный адрес =адресу младшему байта.
3) прямая адресация (в адресной части указывается адрес операнда)
-
адрес
регистр
0000
R0
0002
R1
0004
R2
0006
R3
0008
R4
000А
R5
mov.b R4,&P1OUT R4→P1
4) косвенная адресация (позволяет преобразовать данные в адрес). Особенно часто возникает когда адрес-переменная величина. Для косвенной адресации адрес записывается в одном из регистров.
mov.b @0FF08h, R5 FF08h→R5
Арифметические операции: суммирование add, вычитание sub.
Операции инкрементирования и деинкрементирования: JNC: d+1, DEC: d-1
Логические операции: bic s,d-очистка битов , bis s,d- или,and s,d –и.
Команда циклического сдвига: RRC, RRA
Команда перестановки байта: SWPB
команды перехода: JMP-без условия, JNZ-если не 0, JNC