41. Функциональная схема микроконтроллера мсs8 х с51 и назначение входящих в него устройств.

МК семейства МСS-51 имеет гарвардскую архитектуру(т. е. разделенную память программ и данных). Операционное ядро имеет регистр–аккумулятор, куда помещается результат. Арифметико-логическое устройство предназначено для целочисленных операций и содерж. аппаратный умножитель.

Функциональная схема микроконтроллера МСS8 х С51

МК этого семейства функционально законченные устройства, содержащие процессор, память программ и память данных, устройства ввода вывода, тактовый генератор синхронизации и векторную систему прерываний. МК имеет 8-разрядную внутреннюю архитектуру, единый набор команд и 12-разр программный счетчик(РС), содержит 96-команд. Для одресации данных применяется регистр- указатель данных(DPTR). Флаговый однобайтовый регистр PSW предназначен для хранения признаков (флагов) результата арифм. и лог. операций. Все 8 линий порта Р0 могут использоватся одновременно только на ввод или вывод. При вводе инф через порты Р1, Р2 происходит поразрядное логическое умножение содержимого порта и вводимой информации. Линия Т0 используется для выдачи тактовых сигналов. В качестве встроенного генератора используется последовательная резонансная система, работающая в диапазоне – МГц или 1-11 МГц.

42. Функциональная схема микроконтроллера мсs8 х с196 и назначение входящих в него устройств.

Функциональная схема микроконтроллера MCS-8xC196.

В состав микросхемы МК входит центральный процессор и другие функциональные устройства. Регистровый блок состоит из регистров общего назначения (РОН) и регистров специального назначения (РСН). Блок управления памятью (БУП) осуществляет выборку команд из внешней или внутренней памяти, организует 4-байтную очередь команд (ОК), обеспечивает обращение к внешней памяти данных. При инициализации задается наибольший объем адресуемой памяти – 1Мбайт либо 64 Кбайт.

Для связи с внешними устройствами микроконтроллер имеет, в зависимости от модификации, от 4 до 6 восьмиразрядных портов. Выводы портов могут быть запрограммированы для ввода и вывода или для выполнения специальных функций. Так, выводы порта Р0 могут быть использованы как входы АЦП. Выводы Р1 могут быть использованы как входы тактовых сигналов таймеров Т1 и Т2 и ввода-вывода сигналов процессора событий (ПРС). Внешние запросы на прерывание могут поступать через входы портов Р2 и Р3 на вход контроллера прерываний КПР. В состав микросхемы входит специальный блок обслуживания прерываний, называемый периферийным сервером (ПСР). Выводы порта Р2 могут быть использованы также для ввода-вывода последовательных данных через последовательный интерфейс (ПИ), а также для выдачи синхроимпульсов.

43. Регистры мсs 196 и способы адресации. Система команд мсs 196.

Адресное пространство разбито на 16 страниц по 64 Кбайт каждая. Номера страниц задаются четырьмя старшими разрядами адреса. Адреса внутренних регистров микроконтроллера размещены на младшей странице, как показано в таблице.

Адрес	Распределение памяти
00000 00017	Младший регистровый файл,24 байта, регистры специального назначения (РСН)
00018 00019	Младший регистровый файл,2 байта, указатель стека (SP)
0001A 000FF	Младший регистровый файл,230 байт, регистры общего назначения (РОН)
00100 003FF	Старший регистровый файл (РОН), 768 байт
00400 01BFF	Внешняя память, 6 Кбайт
01С00 01EFF	Внешняя память, 768 Кбайт (будущее расширение РСН)
01F00 01FDF	РСН периферийных устройств, 224байта (перемещаемые в окно младшего файла)
01FE0 01FFF	РСН периферийных устройств, 32 байта (перемещаемые в окно младшего файла)
02000 02FFF	Внешняя память, 4 Кбайт, или содержимое ПЗУ
03000 0FFFF	Внешняя память, 52 Кбайт

Любой из 256 регистров младшего файла может адресоваться путем указания номера регистра, т.е. младших 8 битов адреса в адресной части команды (регистровая адресация). В зависимости от кода операции содержимое регистров воспринимается как байт либо 16-разрядное слово. В последнем случае адрес должен быть четный, причем по четному адресу располагается младший байт слова.

Адреса	Регистры
0000, 0001	ZERO REG, содержит 0000
0002, 0003	ONE REG, содержит FFFF
0004, 0005	PTS SEL
0006, 0007	PTS SRV
0008	INT MASK
0009	INT PEND
000A,…, 0011	Зарезервировано
0012	INT PEND1
0013	INT MASK1
0014	WSR
0015,…, 0017	Зарезервировано

Адреса 00-19заняты регистрами специального назначения процессора (см. таблицу 2). В частности, по адресам 00 и 02 расположены нулевой и единичный регистры, содержащие в каждом разряде соответственно нули и единицы. Регистры INT MASK, INT MASK1, INT PEND, INT PEND1 используются при обработке прерываний. Регистр WSR в старшем разряде содержит бит разрешения захвата магистрали, а остальные 7 разрядов позволяют разместить регистры старшего файла в кадры младшего файла.

В начале программы программист должен предусмотреть начальную загрузку указателя стека SP по адресу 18. Загружаемое в SP число должно быть на 2 или 4 больше, чем начальный адрес заполнения стека, в зависимости от режима – 64 К или 1 М.

Система команд предусматривает операции с 8 или 16 разрядными операндами, которые в зависимости от рода операции воспринимаются как числа без знака (BYTE, WORD) или со знаком (SHOT INTEGER, INTEGER). Отдельные операции выполняются с 32 разрядными операндами, которыми являются двойное число без знака (DOUBLE WORD) или длинное со знаком (LONG INTEGER). Для выборки 16 разрядных операндов следует использовать только четные адреса, а для 32 разрядных – только кратные четырем.

Система команд предусматривает 4 способа адресации:

- Регистровая адресация применима для операндов из младшего регистрового файла и выполняется указанием адреса операнда. Для регистров старшего файла ее можно применить только после кадрирования.

- Непосредственная адресация может быть применима только для одного операнда команды, причем для остальных операндов должна быть применена регистровая адресация.

- Косвенная регистровая адресация предполагает хранение адреса операнда в 16 разрядном регистре младшего файла, причем это может быть адрес внешней или внутренней памяти. Объем адресуемой памяти в этом случае ограничен 64 Кбайтами.

- Индексная адресация предполагает формирование адреса путем суммирования индексного регистра и смещения. Индексный регистр должен иметь 16 разрядов, поэтому он имеет четный адрес.

1) команды пересылки (LD, LDB, PUSHF, PUSHA, ST, STB, XCH, XCHB, ELD, ELDB, BMOV, BMOVI и др.);

2) арифметико-логические операции и сдвиги (ADD, AND, NOT, OR, XOR, SUB, MUL, DIV, EXT, NEG, DEC, INC, CMP и др.);

3) операции управления программой (BR, SJMP, JCC, DJNZ, SCALL, RET, TRAP, CLRC и др.);

4) операции управления процессором (RST, NOP, SKIP, EI, DI, EPTS, DPTS, IDLPD).