
- •1. Структура и принцип действия микропроцессора классической архитектуры
- •2. Выполнение процессором командного цикла.
- •3. Командный и машинный циклы.
- •4. Внутренние регистры микроконтроллера msp430. Регистры общего назначения и регистры специальных функций
- •5. Микросхемы памяти, их основные характеристики и классификация
- •6. Функциональная схема устройства оперативной памяти
- •7. Постоянные запоминающие устройства, их типы и области применения
- •8. Применение пзу в качестве программируемого логического устройства.
- •9. Применение пзу в качестве функционального преобразователя (фп).
- •10. Структура команд. Способы адресации.
- •11. Применение косвенной адресации
- •12. Команды процессора и эмулируемые команды
- •13. Организация подпрограмм и использование стековой области памяти.
- •14. Программная реализация интервалов времени
- •15. Аппаратный умножитель и его применение
- •16. Виды операции умножения
- •17. Применение умножения с накоплением при расчете сигналов управления
- •18. Аппаратные и программные средства интрфейса.
- •19. Принципы обмена информацией.
- •20. Параллельный и последовательный интерфейс.
- •21. Принцип действия программируемого таймера.
- •23.Организация прямого доступа к памяти.
- •24. Аппаратная реализация интервалов времени
- •25. Цифро-аналоговое преобразование.
- •26. Аналого-цифровое преобразование.
- •27. Микроконтроллер как динамическое звено.
- •28. Влияние времени выполнения программы мк запас устойчивости замкнутой системы.
- •29. Выбор числа разрядов слова данных по требуемой точности системы управления.
- •30. Рекурсивные и нерекурсивные цифровые фильтры, их передаточные функции и структурные схемы.
- •31. Цифровое дифференцирование и интегрирование.
- •34. Параллельная обработка информации. Классификация вычислительных систем с параллельной обработкой информации.
- •35. Процессоры с сокращенным набором команд (risc) и с полным набором команд (cisc).
- •36. Гарвардская и разнесенная архитектуры микропроцессоров
- •37. Процессоры с длинным командным словом
- •38. Синтез процессорной матрицы.
- •39. Применение процессорной матрицы для цифровой фильтрации сигнала.
- •40. Общая характеристика системы команд мсs8 х с51.
- •41. Функциональная схема микроконтроллера мсs8 х с51 и назначение входящих в него устройств.
- •42. Функциональная схема микроконтроллера мсs8 х с196 и назначение входящих в него устройств.
- •43. Регистры мсs 196 и способы адресации. Система команд мсs 196.
- •44. Архитектура микроконтроллеров adsp-bf и общая характеристика системы команд.
- •45. Структура ядра adsp-bf и его регистры.
- •46. Архитектура микроконтроллеров tms 320
- •47. Алгоритм расчета сигнала управления в замкнутой сис-ме
- •48. Преобразование унитарного кода импульсн.Датчика в двоичный код положения
- •49. Преобразование унитарного кода импульсного датчика в двоичный код скорости.
- •51. Использование нечеткой логики для синтеза управления. Лингвист. Переменные.
- •5 2. Алгоритм нечеткого управления
- •53. Структура и принцип действия искусственного нейрона. Соединение в сеть.
- •54. Методы обучения искусственной нейронной сети.
- •55. Применение искусственной нейронной сети в качестве устройства управления.
- •56. Применения генетических алгоритмов для оптимизации управления эп
- •57. Функциональная схема msp 430, способы адресации, система команд, назначение входящих в него устройств
- •58. Архитектура risc-ядра arm7 16/32 разрядных микроконтроллеров
- •59. Последовательный интерфейс spi микроконтроллеров.
- •62. Применение шим для цап.
- •63. Способы повышения эффективности использования конвейеров
- •64. Принцип действия сигма-дельта ацп
- •65. Микроконтроллер, его ф-ная схема и применение в системах управления эп
- •66. Режим энергопотребления мк
- •67. Режимы работы таймеров.
- •68. Как таймер формирует шим
- •69. Режим захвата и сравнения.
38. Синтез процессорной матрицы.
Для современных вычислительных устройств характерно наличие сопроцессора. Сопроцессор работает параллельно с центральным процессорным устройством и предназначен для выполнения каких-либо специальных операций, что позволяет разгрузить центральный процессор и ускорить выполнение программы. Система команд состоит из двух частей: команды центрального процессора и команды FPU, мнемокоды которых начинаются буквой F.
По способу и степени распараллеливания вычислительные устройства можно классифицировать, как предложил Флинн.
Структура ОКОД (одиночный поток команд, одиночный поток данных), или SISD.
С
труктура
ОКМД (одиночный поток команд,
множественный поток данных), или SIMD.
Структура МКОД (множественный поток команд, одиночный поток данных), или MISD.
Структура МКМД предполагает множество команд, выполняемых над множеством данных во многих процессорах.
В зависимости от вида решаемых задач параллельно работающие процессоры соединяются в различные структуры:
На рисунке а) показана структура в виде конвейера, применяемая при цифровой обработке сигналов. Структура в виде дерева б) применяется в многоуровневых системах, а также для выполнения ветвящихся алгоритмов. Синтез подобных структур. Называется процессорными матрицами, выполняется для определенного класса задач. Процессорная матрица обычно является составной частью вычислительной системы, содержащей также центральное процессорное устройство, например, как показано на рисунке в). Интерфейс между центральным процессором и процессорной матрицей может содержать буфер для информации и коммутатор.
39. Применение процессорной матрицы для цифровой фильтрации сигнала.
Для программной реализации цифрового фильтра используется переход от z-изображения к оригиналу т.е.
Необходимые параметры b0, b1, b2, а также нач условия е0=0,…uk=0.
Для выполнения расчетов необходима хранить в памяти вх. и вых. величины на двух предыдущих шагах.
Алгоритм имеет следующий вид

Для повышения быстродействия вводим дополнительную переменную:
Перейдем к рекурсии
40. Общая характеристика системы команд мсs8 х с51.
МК семейства МСS-51 имеет гарвардскую архитектуру(т. е. разделенную память программ и данных). Операционное ядро имеет регистр–аккумулятор, куда помещается результат. Арифметико-логическое устройство предназначено для целочисленных операций и содерж. аппаратный умножитель.
Данный МК содержит 96-команд, которые разделены на группы:
- передачи данных;
- арифметико-логических опер.;
- циклического сдвига;
- усл. и безусловные переходы;
- обр. к данным;
МСS8 х С51использует след. виды адресации:
Непосредственная адресации:
Mov A # OE # 16- ричное знач. в -> A
Mov A, 21 (21) - >A
Косвенная адресации:
Mov A, @ Ri ((Ri)) - >A, i=0, 1
Регистровая адресации:
Mov R0, R3 R3 – >R0
Mov A, Ri
Индексная адресация:
Mov С, @ A+DPT R адрес вычисляется как алгебраическая сумма.
Системы команд
Арифметические операции:
ADD A, Ri (A+Ri->A), ADDС A, Ri, ( A+ Ri+с ->A), SUBB A, Ri ( A-Ri-с ->A), INC Ri (Ri+1), DEC Ri (Ri-1), MUL AB(*) DIV AB(AB)
Логические операции:
ANL d,s, ORL d,s, XRL d,s, CLR A, RL A и RL A(сдвиг А)
Пересылки данных:
приведены выше в адресации! PUSH , POP
Операции с битами:
CLR b(0), CPL(b), JC adr JNC adr(переход если c=1;0)
Операции управления:
ACALL addr (переход к подпрограмме), RET(возврат)AJMP addr(возврат из прерыв.)
Где Ri - регистр источник, с – флаг переноса, s – регистр источник, d – регистр приемник.