14.2. Перевірка коректності електричних з’єднань
Перед створенням файлу
таблиці електричних зв’язків
необхідно зробити перевірку схеми на
наявність в ній помилок.
Для цього в програмі передбачена команда,
яка знаходиться у меню вікна проектів
Tools
=> Design Rules Check (DRC) або
піктограма
Процес перевірки включає в себе перевірку на прив’язку до координатної сітки , на непід’єднані контакти, зв’язки, порти і між сторінкові з’єднувачі, одинакові позиційні номера і невідповідність типів елементів при об’єднанні їх в один корпус. Після перевірки створюється звіт, який записується у вигляді текстового файлу у папку Outputs вибраного проекту. У звіт заноситься дві категорії помилок:
Errors – помилки, які обов’язково повинні бути усуненні.
Warnings – зауваження, які виправляти необов’язково.
Формат запису помилки:
Errors [тип помилки] [пояснення помилки] [координати помилки]
Після завершення процесу перевірки помилки відмічаються на схемі відповідними маркерами, для наглядності та швидкого пошуку місцезнаходження джерела помилки. Причому при кожному новому запуску команди Design Rules Check всі раніш встановленні маркери знищуються. При запуску команди Design Rules Check відкривається діалогове вікно Rules Check (рис.14.2.), яке складається з двох закладок.На першій закладці Design Rules Check:
В опції Scope вибирається зона дії перевірки, або Check entire design для цілого проекту, або Check selection для вибраної сторінки проекта.
В опції Action конкретизується дія, або робити перевірку схеми - Check design rules, або знищити маркери помилок від попередньої перевірки - Delete existing DRC markers.
В опції Mode конкретизується метод перевірки. По замовчуванню, що рекомендується, вибираний метод перевірки порівняння із взірцями (Use instancesins). Правила перевірки задаються на закладці ERC Matrix діалогового вікна Rules Check (рис14.3).
Наприклад: При перевірці програма вибирає зв’язок між двома виводами типу пасивний (passive) та вихід (output). Порівнює дане з’єднання із зразковим, в якому вказується чи допустиме таке з’єднання чи ні.
В опції Report задаються умови формування звіту.
Create DRC markers for warnings – встановлення маркерів для зауважень, Програма обов’язково встановлює маркери для помилок типу Errors.
Check hierarchical port connections - перевіряє правильність ієрархічних портових з'єднаннь. Тобто перевіряє, чи ієрархічні виводи основної електричної схеми відповідають ієрархічним портам в ієрархічному підлеглому блоці. Помилки генеруються, якщо число ієрархічних портів і ієрархічних виводів відрізняються між основною електричною схемою та ієрархічного блоку. Також генеруються помилки, якщо типи ієрархічних портів не співпадають з типами контактів основної схеми.
Ієрархічний блок можна зробити з любого фрагменту електричної схеми. Символьним зображенням ієрархічного блоку є прямокутник. Задопомогою ієрархічних блоків можна замінювати фрагменти схеми, які часто повторюються. Наприклад, фільтри, підсилювачі, випростувачі.
Кожен ієрархічний блок має свою відповідну папку з основною схемою заміщення. Виводам основної схеми, які в подальшому будуть ієрархічними виводами, необхідно присвоїти власні імена.
Check off-page connector connections - перевіряється правильність встановлення міжсторінкових з'єднувачів. Наприклад. На одній сторінці поставлено з'єднувач у вигляді виходу то на інших сторінках відповідні до його назви можуть бути з'єднувачі тільки у вигляді входів.
Check unconnected nets – перевіряються з’єднання за такими умовами:
непід’єднанні виводи та ієрархічні порти;
зв’язок немає вхідного сигналу;
два зв’язки з однаковими назвами, які не під’єднані ні до міжсторінкових з’єднувачів , ні до ієрархічних портів.
Рис. 14.2. Діалогове вікно Design Rules Check.
Check SDT compatibility – перевірка на сумісність з OrCAD SDT форматом на випадок, якщо є необхідність зберігати даний проект в SDT форматі.
(SDT- Schematic Design Tools графічний редактор електричних схем в системі OrCAD для DOS.)
Report identical part references - формуються повідомлення у файл звіту про використання елементів з одинаковими позиційними позначеннями.
Report invalid packaging - формуються повідомлення у файл звіту про використання елементів з неправильним упакуванням елемента у фізичний корпус.
Наприклад, Для мікросхеми 555ЛА3 записано DD1.6 при наявних чотирьох елементах в одному корпусі.
Зауваження. Даний характер помилок виникає внаслідок ручної нумерації елементів або некоректного редагування в редакторі властивостей. Усуваються ці помилки за допомогою автоматичної пере нумерації, яка описана в п.14.1.
Report hierarchical ports and off-page connectors – формується у файлі звіту список всіх ієрархічних портів та міжсторінкових з'єднувачів.
Report off-grid objects – у звіт записуються всі назви елементів та зв’язків, які знаходяться поза координатною сіткою.
Report all net names – у звіт записуються всі назви та номера електричних зв’язків.
Report File – в рядку BROWSE вказується назва файлу звіту і де він буде зберігатись. По замовчуванню файл звіту має такуж назву як проект, і зберігається даний файл у папку Outputs вибраного проекту.
View Output - після формування файла звіту вивести його вміст на екран.
Якщо перевірка проводиться для простого проекту, який складається з однієї схемної сторінки і не має в собі ієрархічних блоків, то достатньо перевірку робити по чотирьох основних пунктах:
перевірка некоректних з’єднань (Check unconnected nets);
перевірка помилкових електричних з’єднань, наприклад, з’єднання виводу типу вихід з живленням, вихід з виходом, і т.д.(дана опція завжди є активною);
перевірка коректності позиційних позначень (Report invalid packaging)
перевірка повторів позиційних позначень (Report identical part references )
На другій закладці ERC Matrix діалогового вікна Rules Check (рис.14.3.) встановлюються стандартні правила перевірки електричних з’єднань виводів елементів. Ці правила можна змінювати. Для цього достатньо встановити курсор на вибрану клітку, і короткочасно натискаючи на ліву кнопку мишки вибрати правило відповідне правило:
ПУСТА КЛІТИНКА (сірий колір) – не забороняється з’єднувати два типи зв’язків, які перехрещуються у даній клітці;
W (жовтий колір) – встановлення для двох типів провідників видачі зауваження приїх з’єднанні.
E (червоний колір) – типи провідників, на перехресті яких вибрано позначення помилка, категорично забороняється об’єднувати.
Рис.14.3. Закладка ERC Matrix діалогового вікна Rules Check
Наприклад. З рис.14.3 видно, що безпечно з’єднувати між собою провідники типу Input та Output. З’єднання двох одинакових типів Oupen Emitter буде видавати застереження, і з’єднання між собою провідників типу Power та Output згенерує помилку.
Відновлення початкових умов перевірки дозволяє команда RESTORE DEFAULTS, виконання якої відновлює стандартні правила перевірки.