
- •1.3. Параметры цифровых интегральных микросхем
- •Параметры цифровых микросхем
- •Уровни логического нуля и единицы
- •Входные и выходные токи цифровых микросхем
- •Параметры, определяющие быстродействие цифровых микросхем
- •Описание логической функции цифровых схем
- •2.1. Основы схемотехники элементов ттл
- •Стандартные серии ттл
- •5.1. Классификация и обозначение полевых транзисторов
- •Логические уровни ттл микросхем
- •Семейства ттл микросхем
- •. Диодно-транзисторная логика (дтл)
- •3.2.3. Транзисторно-транзисторная логика
- •3.2.4. Эмиттерно-связанная логика
- •3.2.5. Логические элементы с инжекционным питанием
- •1. Основы микроэлектроники
- •1.1. Гибридные интегральные схемы
- •1.2. Элементы полупроводниковых интегральных схем
- •1.2.1. Биполярные транзисторы и диоды
- •1.2.2. Многоэмиттерные и многоколлекторные транзисторы
- •1.2.3. Транзистор с диодом Шоттки
- •1.2.4. Металл, диэлектрик, полупроводник-транзисторы
- •1.2.5. Резисторы и конденсаторы
- •1.3. Технология изготовления интегральных схем
- •1.3.1. Базовые технологические операции
- •1.3.2. Эпитаксиально-планарная технология
- •1.3.3. Изопланарная технология
- •1.3.4. Технология изготовления мдп-структур
- •2. Аналоговые интегральные схемы
- •2.1. Типовые элементы аналоговых интегральных схем
- •2.1.1. Составные транзисторы
- •2.1.2. Генераторы стабильного тока
- •2.1.3. Динамическая нагрузка
- •2.1.4. Схемы сдвига потенциальных уровней
- •2.2. Усилительные каскады и повторители
- •2.3. Дифференциальные каскады
- •2.4. Выходные каскады аналоговых интегральных схем
- •2.5. Операционные усилители
- •2.6. Применение операционных усилителей
- •2.6.1. Принцип отрицательной обратной связи
- •2.6.2. Инвертирующий усилитель
- •2.6.3. Интегратор и дифференциатор
- •2.6.4 Неинвертирующий усилитель
- •2.6.5. Суммирующий усилитель
- •2.6.6. Дифференциальный усилитель
- •3. Цифровые интегральные схемы
- •3.1. Электронные ключи
- •3.1.1. Электронные ключи на биполярных транзисторах
- •3.1.2. Электронные ключи на полевых транзисторах
- •3.2. Логические элементы интегральных микросхем
- •3.2.1. Транзисторная логика с непосредственными связями
1.3.2. Эпитаксиально-планарная технология
Сущность этой технологии состоит в выращивании на поверхности кремния р-типа эпитаксиального слоя, создания в нем карманов n-типа и формировании в них вертикальных n–р–n-транзисторных структур. Технологический процесс состоит из следующих основных операций (рис. 1.14):
Рис. 1.14
а) на подложке Si р-типа создается слой SiО2, в котором вытравливаются окна для осуществления диффузии доноров, формируется скрытый слой;
б) удаляется слой SiO2 и наращивается эпитаксиальный n-слой;
в) окисляется поверхность, делаются окна в SiO2, через которые вводят акцепторную примесь, в результате чего эпитаксиальный слой «разрезается» на отдельные островки-карманы с проводимостью n-типа;
г) создается новый окисный слой С окном для введения акцепторов, формируется базовая область;
д) опять создается новый слой SiO2 с окнами для диффузии доноров, формируется эмиттер и n+-области для осуществления выводов от коллектора.
На последующих этапах технологического процесса формируются окна для осуществления выводов от эмиттера, базы и коллектора, напыляется сплошная пленка алюминия и методом фотолитографии формируется рисунок внешних проводниковых соединений на поверхности SiO2.
1.3.3. Изопланарная технология
Этот вариант технологии обеспечивает повышение плотности размещения элементов микросхемы. Технологический процесс состоит из следующих операций (рис. 1.15):
Рис. 1.15
а) в подложке р-типа формируют скрытый слой n+-типа, наращивают эпитаксиальный n-слои, на поверхности которого создают слой нитрида кремния, а в нем окна;
б) через окна в пленке нитрида кремния осуществляют травление кремния почти до скрытого n+-слоя и ионную имплантацию противоканальных р-областей, а затем проводят длительное низкотемпературное окисление канавок (глубина травления выбирается такой, чтобы после окисления поверхность подложки была бы ровной);
в) удаляется слой нитрида кремния и вместо него на поверхности создается слой диоксида кремния, через окна в котором формируется n–р–n-структура транзистора.
В ИС, изготовленных по изопланарной технологии, достигается самая высокая плотность размещения элементов.
1.3.4. Технология изготовления мдп-структур
Технология изготовления МДП ИС значительно проще технологии изготовления биполярных интегральных схем. Так, число основных технологических операций примерно на 30 % меньше, чем при изготовлении и биполярных ИС.
Наибольший практический интерес представляет изопланарная технология изготовления МДП-структур, особенностью которой является изоляция МДП-структур толстым слоем оксида кремния. Применение этой технологии позволяет совместно формировать на одной подложке как биполярные, так и МДП-структуры. Процесс поэтапного формирования МДП-структуры представлен на рис. 1.16:
а) на поверхности кремниевой подложки р-типа формируют маску из нитрида кремния, через отверстия в которой внедряют ионы бора, в результате чего формируются противоканальные р+-области;
б) окислением через маску создают разделительные слои диоксида кремния, после чего удаляют слой нитрида кремния, затем ионным легированием бора создают слой с повышенной концентрацией акцепторов, который необходим для снижения порогового напряжения;
в) формируют тонкий подзатворный слой диоксида кремния и наносят на него слой поликремния (затвор);
г) ионным легированием мышьяка формируют n+-области истока и стока;
д) химическим паровым осаждением наносят слой диоксида кремния, формируют в нем окна, напыляют пленку алюминия и методом фотолитографии создают рисунок металлических проводников.