
- •Разновидности интегральных микросхем.
- •1. Полупроводниковые интегральные схемы.
- •2. Гибридные интегральные схемы.
- •3. Совмещенные интегральные схемы.
- •4. Микросхемы функциональной электроники.
- •Параметры и характеристики цифровых элементов:
- •Степень и уровень интеграции.
- •Функциональная сложность.
- •Способ кодирования.
- •Быстродействие.
- •Потребляемая мощность.
- •Помехоустойчивость.
- •Коэффициент разветвления или нагрузочная способность
- •Площадь кристалла интегральной схемы.
- •Площадь логического элемента на кристалле.
- •Работа переключения (интегральный критерий качества).
- •Типы выходов логических элементов.
- •Обозначение логических элементов.
- •Маркировка элементов.
- •Отечественная маркировка
- •Зарубежная маркировка.
- •Классификация систем элементов.
- •Формирователи импульсных сигналов.
- •Элемент задержки
- •Автоколебательный генератор прямоугольных импульсов.
- •Генератор с изменяемой скважностью.
- •Формирователь одиночных импульсов заданной длительности
- •Детекторы фронтов.
- •Схемы изменения длительности импульса.
- •Схемы для устранения дребезга механических контактов.
- •Мультиплексор (КУ).
- •Дешифратор.
- •Шифратор.
- •Демультиплексор.

Если необходимо получить несколько функций, то все равно используют один дешифратор, а для каждой функции устанавливают свой элемент «ИЛИ».
Шифратор.
Шифратор – это комбинационный узел, реализующий функцию обратную дешифратору, т.е. преобразует код 1 из N в двоично-позиционный.
Условное графическое обозначение:
На входе код содержит одну и только одну 1. Если так, то мы можем составить таблицу истинности.
x0 |
x1 |
x2 |
x3 |
x4 |
x5 |
x6 |
x7 |
y2 |
y1 |
y0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
y2 x4 x5 x6 x7 x4 x5 x6 x7 y1 x2 x3 x6 x7 x2 x3 x6 x7 y0 x1 x3 x5 x7 x1 x3 x5 x7
31

Блоки приоритета или блоки выделения старшей единицы.
На вход данных блоков поступают запросы от устройств, на выходе получают одну 1, которая соответствует запросу на входе с наивысшим приоритетом, либо код линии, по которой поступил запрос с наивысшим приоритетом. Если на входе запросов нет, то на выходе 0.
Блоки приоритетов делят на:
1)Блок без шифрации запросов.
2)Шифраторы приоритетов.
Блок без шифрации запросов:
Данная схема имеет одинаковое количество входов и выходов.
Условное графическое обозначение:
Если Е=0, то все y=0.
На схеме каждой паре вход-выход будет соответствовать два элемента «И» и один инвертор.
Элементы, обозначенные штриховой линией, в схеме не нужны. Вход I0 имеет наивысший приоритет, In – наименьший. Верхний ряд элементов формирует разрешение для работы входов с меньшим приоритетом. Если на каком-либо входе I – 1, то через инверсию на верхнем элементе «И» будет 0, и на всех элементах находящихся правее также будет 0. Нижний ряд элементов «И» формирует выходной сигнал, при чем на выходе – 1, если есть
32

запрос на данном входе, а также, если пришло разрешение равное 1 с верхнего элемента со стороны входа с высшим приоритетом.
Шифраторы приоритетов:
В данном узле на выходе получают код номера линии, где находится 1 с высшим приоритетом.
Условное графическое обозначение:
Схема для четырехвходового шифратора приоритетов:
|
|
|
I3 |
I2 |
I1 |
I0 |
y1 |
y0 |
|
|
|
|
E |
NI |
|
||||||||
|
1 |
|
* |
* |
* |
* |
0 |
0 |
|
1 |
|
|
0 |
|
1 |
* |
* |
* |
1 |
1 |
|
1 |
|
|
0 |
|
0 |
1 |
* |
* |
1 |
0 |
|
1 |
|
|
0 |
|
0 |
0 |
1 |
* |
0 |
1 |
|
1 |
|
|
0 |
|
0 |
0 |
0 |
1 |
0 |
0 |
|
1 |
|
|
0 |
|
0 |
0 |
0 |
0 |
0 |
0 |
|
0 |
|
y1 I3 I3I2 E I3 I2 E
y0 I3 I3 I2I1 E I3 I2I1 E
NI E I3 I2 I1 I0
Схема на элементах «И-ИЛИ-НЕ» и инверсии:
Условное графическое обозначение (этой схемы):
33

Пара сигналов E и NI используются для увеличения разрядности шифраторов приоритетов.
Т.к. полученные y в схеме инверсные, то мы получаем 00, когда на входе I3 - 1… 11, когда на входе I0 – 1, т.е. схему можно представить, как схему с прямыми выходами переименовав I3, I2, I1, I0 в I0, I1, I2, I3 соответственно. При этом I0 имеет старший приоритет
Предположим, мы имеем 16 входов:
Пусть на входе I9 старшая 1, на выходе NI первого и второго шифратора -0, т.к. на входах запросов нет. На
выходе третьего - NI =1 (имеется запрос). На выходе четвертого - NI =1, т.к. на входе E – 1. У первого и второго шифратора у1=у0=1, т.к. отсутствуют запросы, а выходы yi – инверсные (см. таблицу). У четвертого шифратора
у1=у0=1, т.к. E =1. На входе третьего шифратора старшая 1 на I1, значит на выходе 01. у0 и у1 четырех шифраторов соединены между собой для выполнения операции монтажная «И», значит на выходе всей схемы: у0=1, у1=0. Для того, чтобы определить какой из шифраторов выдал код 01 устанавливается дополнительный, пятый шифратор,
который анализирует выходы NI . Активным был тот шифратор, на выходе NI которого появилась первая 1, по этому и требуется шифратор приоритетов.
Демультиплексор.
Демультиплексор, в зависимости от управляющего сигнала, подключает единственный вход на один из выходов. Реализует функцию обратную мультиплексору.
Условное графическое обозначение:
34

Аналогично его можно представить в виде коммутатора:
z0 x E y0 y1
z1 x E y0 y1z2 x E y0 y1z3 x E y0 y1
Вход Е – вход стробирования.
По функциональным выражениям и схемотехнике демультиплексор без входа Е совпадает с дешифратором, причем входы дешифратора x являются входами Е демультиплексора.
Схема демультиплексора из дещифратора со стробированием:
35