МIНIСТЕРСТВО ОСВIТИ І НАУКИ УКРАIНИ

НАЦІОНАЛЬНИЙ УНIВЕРСИТЕТ “ЛЬВIВСЬКА ПОЛIТЕХНIКА”

Кафедра ЕСМ

Архітектура та принципи функціювання мікропроцесора. Вивчення та застосування команд пересилання даних. Методичні вказівки та інструкція

до виконання лабораторної роботи № 3

з дисципліни “Мікропроцесорна техніка в електроенергетиці”

для студентів базового напряму “Електротехніка та електротехнології”

Затверджено

на засіданні кафедри

електричних систем та мереж

Протокол № 15 від 20.02.10

Львів 2010

Архітектура та принципи функціонування мікропроцесора. Вивчення та застосування команд пересилання даних: Методичні вказівки та інструкція до виконання лабораторної роботи № 3 з дисципліни “Мікропроцесорна техніка в електроенергетиці” для студентів для студентів базового напряму “Електротехніка”. /Укл. М.В. Базилевич, Б.І. Дурняк, Я.С. Пазина, – Львів: Видавництво Національного університету "Львівська політехніка", 2010. – 20 с.

Укладачі: Базилевич М.В., асистент

Дурняк Б.І., асистент

Пазина Я.С., ст. викладач

Відповідальний за випуск Г.М.Лисяк доц., канд. техн. наук

Рецензенти: Баран П.М., доц., канд. техн. наук

МЕТА РОБОТИ

Ознайомитись з архiтектурою мікропроцесора (МП) КР580ВМ80, принципами його роботи, схемою виконання команд мiкропроцесором, групою команд пересилання даних.

1. Структура та функцiонування мiкропроцесора

На рис. 1 приведена спрощена схема МП КР580ВМ80. Акумулятор з'єднаний шиною даних з арифметико-логiчним пристроєм (АЛП). АЛП виконує всi операцiї з даними, наприклад такi, як збiльшення числа чи додавання двох чисел. Регiстр тимчасового зберiгання з'єднаний з iншим входом АЛП i доступ до нього є неможливим для програмiста. Вiн автоматично керується схемами керування МП. Прапорці яляють собою набiр тригерiв, що призначенi для фiксацii ознак результатiв виконання попередньої операцiї (нуль, перенос i т.д.).

Регiстр коду операцiї, дешифратор коду операцiї, програмний лiчильник та пристрiй керування та синхронiзацiї використовуються для здiйснення процесу вибiрки-виконання команд МП, який являє собою наступну полiдовнiсть.

1. ЦП передає вмiст лiчильника команд в шину адрес з метою звернення до комiрки з наступною командою.

2. ЦП збiльшує на 1 вмiст лiчильника команд з метою бути готовим до виконання наступної команди.

3. ЦП записує вмiст шини даних (за адресою до якої звернувся) в регiстр команд, на чому завершується фаза вибiрки.

4. ЦП дешифрує код команди та виконує її. При цьому, кожен раз при зверненнi до пам'ятi за черговою адресою (п.1) в разi двох- чи трибайтної команди, ЦП збiльшує вмiст лiчильника команд на 1. В результатi цього пiсля виконання команди будь-якоi довжини в лiчильнику залишається адреса коду наступної команди. На цьому завершується фаза виконання команди.

Рис. 1. Структурна схема МП КР580ВМ80

Наприклад, для команди MVI A в пристрiй керування та синхронiзацiї поступає дешифрований код операцiї 3E. Пiсля цього збiльшується на 1 адреса в лiчильнику команд. Пристрiй керування визначає, що за цим кодом операцiї (в наступному байтi пам'ятi двобайтної команди) вмiщується байт даних. За адресою, що є в лiчильнику команд зчитується байт i записується в акумулятор. Адреса в лiчильнику команд знову збiльшується на 1.

Основнi операцiї мiкропроцесора

ЦП може виконувати чотири основнi типи операцiй:

1 - читання даних з пам'ятi чи з порта уводу/виводу;

2 - запис даних у пам'ять чи в порт уводу/виводу;

3 - виконання внутрiшнiх операцiй;

4 - передача керування iншiй комiрцi пам'ятi.

Першi два типи операцiй не вимагають додаткових роз'яснень. Третiй тип вмiщує операцiї з регiстрами ЦП без звернення до пам’ятi чи до портiв уводу/виводу. Наприклад, вмiст регiстру загального призначення може бути переписаний в iнакший регiстр, чи вмiст регiстру може бути збiльшений чи зменшений. Четверта група операцiй вмiщує команди переходу, переходу на пiдпрограму, повернення з пiдпрограми.

Синхронiзацiя ЦП та iнформацiя про стан

Командний цикл визначається як промiжок часу, що необхiдний для вибiрки та виконання команди. Формат команд ЦП вмiщує 1, 2 чи 3 байти. Кожен командний цикл складається з 1, 2, 3, 4 чи 5 машинних циклiв. Машинний цикл вимагається кожен раз, коли ЦП звертається до пам'ятi чи до порту уводу/виводу. Етап вибiрки в командному циклi вимагає один машинний цикл для кожного байту, що вибирається з пам'ятi. Тривалiсть виконання командного циклу залежить вiд виду обраної команди. Окремi команди не вимагають додаткових машинних циклiв, крiм тих, що необхiднi для вибiрки команди. Однак, iншi команди вимагають додаткового машинного циклу для запису та зчитування даних в пам'ять чи з пам'ятi та в порт чи з порта уводу/виводу.

Рис. 2. Сигнали синхронізації

Кожен машинний цикл складається з 3, 4 чи 5 тактiв. Тривалiсть кожного такту дорiвнює тривалостi одного перiоду синхросигналу (тривалiсть такту при частотi 2 МГц складае 0,5 мкс). Логiчна схема синхронiзацii ЦП вимагає два тактових iмпульса (Ф1 та Ф2), що не спiвпадають по фазi, один з яких (Ф1) роздiляє машинний цикл на такти.

Вiдлiк тактiв (Рис.2) проводиться вiд додатнього фронту iмпульса Ф1. Розглянемо цикл М1. В тактi Т1 вмiст лiчильника команд видається на шину адреси, яка сприймається пам'яттю, де починається процес читання байту команди. В тактi Т2 перевiряється наявнiсть сигналу логiчної 1 на входi ГОТОВНIСТЬ ЦП. Цей сигнал подається на вхiд ЦП через iнтервал часу, що достатнiй для завершення процесу читання з пам'ятi. Якщо на входi ГОТОВНIСТЬ сигнал вiдсутнiй, то ЦП входить в режим очiкування, в якому кожний наступний такт розглядається як такт Т2 до моменту появи сигналу ГОТОВНIСТЬ. З появою цього сигналу ЦП виходить з режиму очiкування та переходить в такт Т3. В цiй стадii роботи ЦП приймає з шини даних байт коду команди та записує його в регiстр команд. В тактi Т4 аналiзується код команди та з'ясовується, чи потрiбнi додатковi звернення до оперативної пам'ятi. Якщо такi звернення не потрiбнi (команда однобайтна), то в цьому же тактi, чи в тактi Т5 здiйнюються потрiбнi операцiї з операндами.

Якщо потрiбнi додатковi звернення до пам'ятi, то пiсля такту Т4 завершується цикл М1 роботи з пам'яттю i починається цикл М2 за попередньою схемою.

Пiд час виконання бiльшостi команд у випадках, коли здiйснюються додатковi звернення до пам'ятi, перший цикл М1 вмiщує 4 такти, а наступнi - по 3 такти, протягом яких i здiйснюються додатковi звернення до пам'ятi.

На початку кожного машинного циклу ЦП генерує сигнал СИНХР рiвня логiчноi 1. Протягом дiї цього сигналу та такту Т1 на шину даних видається байт стану (iнформацiя про стан ЦП). Цей байт дешифрується зовнiшнiми пристроями для керування своєю роботою. Iнформацiя про стан ЦП кодується в залежностi вiд вмiсту окремих бiтiв байту стану у вiдповiдностi до таблицi 1.

Таблиця 1.