3.2.3. Регистры

Регистры построены на элементах памяти – триггерах, каждый из которых служит для хранения и обработки бита информации. Количество триггеров в регистре определяется разрядностью хранимого слова. Регистры классифицируются на регистры памяти (параллельные) и сдвигающие (последовательные). Регистры могут быть построены на различных триггерах. Рассмотрим примеры построения регистров на D – триггерах.

Параллельный регистр – рис. 6 осуществляет одновременную запись во все разряды (триггеры) параллельного двоичного кода, поданного на вход, при подаче одного тактового сигнала (синхроимпульса) Сдвигающие регистры служат для преобразования последовательного кода в параллельный и наоборот. При записи кода сдвиг слов производится на необходимое число разрядов вправо или влево путем соединения триггеров между собой и подачи тактовых сигналов. Регистр, сдвигающий слова вправо или влево в зависимости от значения управляющего сигнала называют реверсивным

Р егистр сдвига (последовательный) на D-триггерах реализуется соединением прямого выхода (при сдвиге вправо) предыдущего разряда с входом D последующего. Вход D первого разряда служит для приема в регистр информации в виде последовательного кода. Тактовые импульсы подаются на все входы С триггеров параллельно. Каждый тактовый импульс устанавливает последующий триггер в состояние, в котором до этого находился предыдущий, осуществляя тем самым сдвиг информации на разряд вправо.

Допустим, что необходимо записать в регистр сдвига заданное число А = а₃а₂а₁. Запись числа в регистр производится, начиная с его старшего разряда и вводится в первый триггер после первого тактового импульса: Q1 = а₃. При поступлении второго тактового импульса, значение а₃, поступающее с выхода Q1, переписывается во второй триггер, т. e. устанавливается Q2 = а₃, а в первый триггер поступает следующий разряд а₂ и т. д. После третьего тактового импульса на выходах регистра устанавливается параллельный код Q1Q2Q3 = а₁а₂а₃. Для считывания полученного параллельного кода в виде последовательного с выхода старшего разряда (триггера) необходимо подать еще 2 (то есть в общем виде n – 1) тактовых импульсов. Временные диаграммы сигналов на входе и выходах сдвигового регистра со сдвигом вправо представлена на рис. 7.

3.3 Комбинационные интегральные микросхемы

Наряду с построением комбинационных логических устройств на основе логических элементов типов И-НЕ (либо ИЛИ-НЕ) в настоящее время широко используются готовые комбинационные узлы, выполненные в виде ИМС среднего и высокого уровня интеграции. Применение готовых узлов не только упрощает разработку схем, но и снижает стоимость оборудования, так как готовый узел на одной ИМС заменяет устройство, собираемое из множества логических элементов, размещенных в нескольких корпусах.

Применение комбинационных ИМС позволяет строить более сложные цифровые и логические устройства при меньших аппаратурных затратах. Поэтому разработчик электронной аппаратуры должен стремиться по возможности использовать имеющуюся номенклатуру комбинационных ИМС для построения устройств.