3.8.Статичні схеми на р-канальних мон-транзисторах

На рис.3.15 представлені схеми базових ЛЕ, що виконують функції І-НЕ, АБО-НЕ. Для простоти тут і на наступних малюнках не показані кола підкладки, що, як правило, з'єднується з витоком транзистора. В ключових схемах з загальним витоком, побудованих на р-канальних МОН-транзисторах, використовується негативна напруга живлення кола стоку. Це схеми негативної логіки. Схеми, наведені на рис.16, а, б, містять два перемикаючі транзистори VT1, VT2 і один транзистор навантаження VT3. Заслін навантажувального транзистора може бути підключений до джерела напруги зміщення, котра є зазвичай вищою (за абсолютною величиною) за напругу, що комутується ключовою схемою. Найчастіше заслін навантажувального транзистора з'єднується з джерелом напруги живлення стокового кола.

Для реалізації функції - НЕ (рис.3.15, а) транзистори VT1, VT2 з'єднані послідовно з транзистором VT3, утворюючи так зване ярусне вмикання. Струм через транзистор VT3 може текти лише за умови, що транзистори VT1 і VT2 відкриті, тобто за наявності сигналів на обидвох входах схеми І-НЕ. Число перемикаючих транзисторів (коефіцієнт об'єднання по входу К_об) може бути збільшене, однак, зазвичай воно не перевищує чотирьох. Завдяки високому вхідному опору МОН-транзисторів (К_вх>10¹² Ом) цифрові мікросхеми, побудовані на їх основі, мають високу навантажувальну спроможність (К_роз>10… 20). Навантажувальна спроможність обмежується лише зниженням швидкодії ключа при зростанні числа навантажень, бо збільшується постійна часу заряду паразитної ємності навантаження струмом, який протікає через транзистор навантаження. При К_роз=10 паразитна ємність навантаження C_H=20 пф, а максимальна робоча частота рівна 110 кГц.

Схема АБО-НЕ (рис.3.15, б) утвориться паралельним сполученням перемикаючих транзисторів і під”єднанням їх об'єднаних стоків до витоку транзистора VT3. Тут шлях струму через транзистор VT3 відкривається при вмиканні одного з транзисторів (VT1 або VT2), тобто за наявності сигналу на одному з них. Означені схеми наведені як один з етапів розвитку технології мікросхем. В нинішній час мікросхеми на рМОН-транзисторах в нових розробках не застосовуються, їх замінили на мікросхеми на nМОН-транзисторах.

Рис.3.15. Принципові схеми базових логічних елементів для р-канальних МОН-транзисторів і їх функціональне позначення:

А-І-НЕ, б - АБО-НЕ, в - І - АБО - НЕ; г-НЕ з буферним виходом

З входів схеми АБО-НЕ Число входів (коефіціент об'єднання по входу К_обАБО) тут може бути вдвічі більше, ніж у послідовних (багатоярусних) схем, і досягає 10. Пояснюється це тим, що у паралельних мікросхем типу АБО-НЕ число К_обАБО обмежується лише зниженням високого рівня напруги за рахунок падіння напруги на навантаженні від сумарного струму витікання в колі сток- витік вхідних транзисторів. Оскільки цей струм дуже малий, К_обАБО може досягати 10. Збільшення числа вхідних транзисторів в багатоярусних схемах ускладнює топологію і знижує ступінь інтеграції мікросхем рМОН-типу. Хоча К_обАБО перевищує чотири, ярусне включення дозволяє реалізувати схеми більш складних логічних функцій, наприклад типу І-АБО-НЕ (рис.3.15, а).

Для збільшення навантажувальної спроможності вихід мікросхем постачається буферним каскадом. В цих схемах заряд і розряд ємності навантаження відбуваються завжди через невеликий опір одного з відкритих вихідних транзисторів. Вихідний каскад у таких схем аналогічний двухтактному транзисторному виходу мікросхем ТТЛ (рис.3.15).

Рис.3.16. Схеми тригерів на р-канальних МОН-транзисторах:

А-статический тригер; б-універсальний двоступінчастий тригер; в — часові діаграми роботи двухтактного тригера в режимі рахунку.

За відсутності сигналу на вході схеми відкривається транзистор VT3 і ємність С_н заряджується. При подачі на вхід схеми сигналу X1 транзистор VT3 закривається, але відкривається VT4, через що відбувається швидкий розряд ємності С_н. Навантажувальна спроможність таких схем може бути рівна 20..30.

Сполучення двох інверторів дозволяє отримати спрощену схему RS-тригера, що містить всього чотири МОН-транзистори. Повні принципові схеми тригерів, до складу серій ,що входять мікросхем, побудованих на МОН-структурах, включають також коло управління (входи установки «0» і «1» і лічильний вхід), що реалізуються з допомогою логічних схем І, АБО. В найпростішому статичному тригері (рис.17) для керування використовуються транзистори VT5 і VT6. Нехай тригер знаходиться в стані, при якому на виході Q рівень напруги відповідає високому рівню, а на виході - низькому, при цьому транзистор VT1 закритий, VT2 відкритий. При подачі на заслін транзистора VT5 сигналу високого рівня, останній відкривається, шунтуючи закритий транзистор VT1. Напруга на стоку транзистора VT1 зменшується, що призводить до закриванння транзистора VT2 і відкривання VT1. В результаті схема переходить в новий стан, при якому на виході Q — низький рівень, а на виході — високий. Для переведення схеми в початковий стан необхідно подати «1» на заслін тразистора VT6.

В двотактному двоступеневому RS-тригері (рис.3.16,б) основний трігер, що приймає інформацію, утворений транзисторами VT1 – VT4, допоміжний, який фіксує стан тригерного пристрою, - транзисторами VT9 – VT12. Управління здійснюється за допомогою схем І, утворених транзисторами VT5 – VT8 і VT13 – VT16.