3.4. Мікросхеми еміттерно-зв'язаної логіки
Цифрові мікросхеми емітерно-зв'язаної логіки (ЕЗЛ) являють собою транзисторні схеми з об'єднаними емітерами і володіють у порівнянні з іншими типами цифрових ЛЕ найбільшими швидкодією і потужністю споживання. Велика швидкодія (тобто малий середній час затримки розповсюдження) для схем ЕЗЛ зумовлюється тим, що в цих елементах транзистори працюють в ненасиченому (лінійному) режимі. На виходах застосовуються емітерні повторювачі, що прискорюють процес зарядки ємності навантаження. Зменшення часу затримки розповсюдження досягається також за рахунок обмеження перепаду вихідної напруги, що, однак, призводить до зменшення завадостійкості схем ЕЗЛ. З розроблених в останні роки цифрові мікросхем ЕЗЛ найбільше розповсюдження отримали серії 100 і К500, що є аналогами широко відомої зарубіжної серії МС10000 (розробник-фірма Motorola).
Розглянемо принцип побудови схем ЕЗЛ на прикладі базового ЛЕ серії 100, що виконає водночас функції АБО-НЕ і АБО (рис.2.11). Схема складається з диференціального підсилювача, зібраного на транзисторах VT1-VT5. В цьому підсилювачі при подачі на входи перепаду напруги струм Іе може протікати або через транзистор VT5, на базу якого постійно подана опорна напруга Uon=8-2,09 В, або через транзистори VT1-VT4, коли потенціал на їх базах, більший за опорну напругу.
Вихідні емітеррні емітерні повторювачі (транзистори VT7 і VT8) підключаються до джерела зміщення рівня Uзм =-2¸5В через зовнішні резистори rhi і RН2 з номіналами 51 Ом. Малий вихідний опір схем ЕЗЛ забезпечує погодження вихідних і вхідних напруг рівнів ЛЕ при їхній спільній роботі і можливість безпосередньо подавати сигнали в кабель з хвильовим опором 50 Ом. Схема ЕЗЛ підключается до
Рис 3.11. Базовий елемент АБО-НЕ/АБО мікросхеми ЕЗЛ
джерела негативної напруги живлення Uип=-5,2 B. Коллекторні кола заземляються. Таке включення забезпечує меншу залежність вихідної напруги від наводок по колу живлення, кращу завадостійкість. Значення перепаду напруги для схем ЕЗЛ складає 0.69 В, а запас завадостійкості 125 мВ. Негативні і малі по величині логічні рівні схем ЕЗЛ U1=-0,96В - U0=-1,65В) не дозволяють забезпечити їх безпосередню стиковку зі схемами ТТЛ. Спільна робота мікросхем ТТЛ і ЕЗЛ здійснюється з допомогою спеціальних схем взаємних претворювачів рівнів, що входять до складу всіх означених серій ЕЗЛ. Всі входи базового ЛЕ через резистори R3-R6 з опором приблизно 50 кОм підключені до джерела негативної напруги Uип=-5,2 B. Таке вмикання дозволяє залишати в апаратурі невикористані входи неприєднаними. Для виключення впливу на логічну частину схеми імпульсних завад, що виникають в коллекторних колах емітерних повторювачів у момент перемикання схеми при роботі на низькоомне навантаження, використовуються дві загальні шини: одна для вихідних емітерних повторювачів, інша — для внутрішньої логічної частини схеми.
Опорна напруга Uoп=-2,09 В створюється спеціальною температурно -компенсованною схемою (транзистор VT6, діоди VD1, VD2, резистори R8-R10) і вибирається таким чином, щоб вона була нижча за мінімальну напругу «I».
Наявність на виходах схеми емітерних повторювачів, що мають низький вихідний опір, забезпечує як високу швидкодію, так і значну навантажувальну спроможність схем ЕЗЛ Кроз>15). Для підвищення навантажувальної спроможності до складу цифрових мікросхем серій ЕЗЛ включені спеціальні схеми з більшим коефіціентом розгалуження (Кроз=50...100 при Сн>100пФ). Збільшення коефіціента об'єднання по* входах може досягатися за рахунок підключення до базової схеми логічного розширювача, однак, це призводить до істотного зниження швидкодії схеми через значні паразитні ємності, тому схеми розширювача не включаються до складу схем ЕЗЛ. Функціональні можливості мікросхем серій ЕЗЛ великі. В цих серіях поряд з ЛЕ і D тригерами є дешифратори, мультиплексори, ЗУ і вузли арифметичних пристроїв. Це забезпечує їхнє широке застосування в швидкодіючих обчислювачах.