10.3 Динамическая асинхронная память dram

Архитектура ПК

Для доступа к той или иной ячейке памяти необходимо указать ее адрес. Поскольку ячейки памяти образуют матрицу, то для задания адреса ячейки нужно указать номер столбца (адрес столбца) и номер строки (адрес строки). Считывание адреса строки происходит, когда на входы матрицы памяти подается специальный стробирующий импульс RAS (Row Address Strobe), а считывание адреса столбца — при подаче стробирующего импульса СAS (Column Address Strobe). Импульсы RAS и CAS подаются последовательно друг за другом, причем импульс СAS всегда подается после импульса RAS, то есть сначала происходит выбор строки, а затем выбор столбца. Адрес строки и столбца передается по специальной мультиплексированной шине адреса MA (Multiplexed Address). Такая организация памяти позволяет получить доступ к любой ячейке памяти, что отражено в названии: динамическая память с произвольным доступом (Dynamic Random Access Memory, DRAM). Асинхронный интерфейс работы динамической памяти предусматривает наличие отдельного устройства в контроллере памяти для генерации управляющих сигналов. Для операций чтения/записи определяется продолжительность, величина которой зависит от технологии изготовления микросхемы, ширины шины данных, наличия буфера и других параметров. Внутри каждого типа операций устанавливаются параметры сигналов стробирования различных команд и необходимых задержек с таким расчетом, чтобы сигнал любой команды обязательно прошел до завершения операции в целом. Таким образом, каждый цикл внутри операции имеет продолжительность, отличную от других циклов. Никакая последующая операция не может быть начата до получения сигнала об окончании предыдущей. Для генерации необходимых импульсов контроллер асинхронной памяти должен иметь делитель, вырабатывающий сигналы необходимой частоты для каждой операции внутри цикла. Очевидно, что указанные параметры работы асинхронной памяти не способствуют повышению ее быстродействия.

10.4 Динамическая синхронная память sdram

Архитектура ПК

Согласно спецификации SDRAM, все команды и обмен данными по шине памяти проходят синхронно с тактовыми импульсами системной шины. Поэтому все циклы внутри операции имеют одинаковую продолжительность. Помимо этого стандарт синхронной памяти определяет параметры работы с банками памяти и режимы пакетной передачи данных. Все типы современной памяти (SDR, DDR и DDR2 и DDR3 ) являются синхронной динамической памятью, причем основной принцип организации памяти остается неизменным. В синхронной памяти заложена идеология страничного доступа с пакетной обработкой данных. Она базируется на том, что повторения сигнала RAS можно избежать, если адреса столбцов выбираемых ячеек памяти лежат в пределах одной страницы, то есть имеют один и тот же строковый адрес. Поскольку в микросхеме динамической памяти считывание в статический буфер происходит сразу для целой строки, а конкретный бит выбирается адресом столбца, то в вышеописанном случае повторная запись строки в буфер не требуется. Память принято характеризовать различными параметрами, важнейшим из которых является пропускная способность, определяющая максимальное количество байтов, передаваемых по шине данных за одну секунду. Чтобы определить пропускную способность памяти, частоту шины памяти (то есть частоту, с которой может происходить считывание данных) нужно умножить на количество байтов, передаваемых за один такт. Память SDRAM имеет 64-битную (8-байтную) шину данных, поэтому пропускная способность SDRAM-памяти определяется по формуле: Пропускная способность (Мбайт/с) = Частота шины памяти (МГц) х 8 байт К примеру, для памяти SDRAM PC100 с тактовой частотой 100 МГц пропускная способность составляет 800 Мбит/с, а для памяти SDRAM РС133 с тактовой частотой 133 МГц — 1066 Мбит/