3 Разработка структурной электрической схемы кодека

3.1 Разработка структурной электрической схемы кодера

При кодировании разделенным кодом существует два варианта построения кодирующего устройства в зависимости от соотношения между k и r [1]:

1. если k > r, то кодер реализуется по порождающему полиному g(x);

2. если k < r, то кодер реализуется по проверочному полиному h(x).

Так как в случае заданного кода k > r (265 > 14), то кодирование будем осуществлять по порождающему полиному.

Кодовое слово принадлежит коду, если оно делится на порождающий полином g(x). Для реализации разделимого кода, удовлетворяющего этому условию можно воспользоваться описанным ниже способом.

Рисунок 3.1 – Структурная электрическая схема кодера

На основании вышесказанного можно выделить основные блоки и элементы устройства кодирования:

1. ФПСк – формирователь проверочных символов, который строится и работает в соответствии с рисунком 1.5,б и содержит (n-k)-разрядный регистр сдвига и определяет остаток от деления v(x)·x^r на генераторный полином g(x) в соответствии с правилами образования разделимого кода, приведенными выше;

2. Блок управления кодером осуществляет управление ключами, формируя тем самым сигналы управления.

3.2 Разработка структурной электрической схемы декодера

При построении устройств декодирования циклических кодов используются два следующих свойства синдрома ошибки [2]:

1. Пусть S(х) – синдром кодовой комбинации A(х) длиной n, т. е. остаток от деления A(х) на образующий многочлен g(х). Тогда синдром циклического сдвига A(х) получается в результа­те одного сдвига формирователя синдрома, в котором первона­чально содержался S(х);

2. Если в комбинации ошибок, которая, может быть исправле­на, все ошибки расположены в r=n-k старших разрядах, то син­дром совпадает с последовательностью ошибок e(х).

Схема устройства формирования контрольных разрядов приве­дена на рисунке 1.5б, где g_r — коэффициенты образующего многочле­на кода g(х). В этой схеме, как только символ поступает в сдви­говый регистр, производится автоматическое умножение его на x^n-k. Кодирование производится следующим образом: k информационных символов последовательно поступают в уст­ройство формирования контрольных разрядов, и одновременно на выход схемы. Ключ 2 при этом замкнут. Как только все информационные символы поступят в сдвиговый регистр, совокупность (n-k) сим­волов, находящихся в этот момент в регистре, совпадает с остат­ком от деления входной последовательности на g(x), т. е. с совокупностью контрольных символов. После этого ключ 2 размыкается, отключая линию обратной связи. Производится сдвиг содержимого регистра. Символы, появляющиеся на выходе, явля­ется контрольными и вместе с информационными символа­ми образуют n-разрядную кодовую комбинацию.

Схема устройства обнару­жения и коррекции пакетных ошибок с разрядностью b при­ведена на рисунке 3.2. Принятая кодовая комбинация поступает бит за битом в буферный ре­гистр (БРг) и в генератор синдрома (ГС), которым является схема деления на g(x) с предварительным умножением на x^n-k. После приема кода в генераторе содержится синдром, равный x^n-kS(x).

Рисунок 3.2 – Структурная схема обнаружения и коррекции пакетных ошибок

Предположим, что появился пакет ошибок длиной b или меньше. Схема вычисляет синдром комбинации ошибок, которая имеется в принятом слове. Если пакет ограничен b старшими разрядами слова, то в b справа расположенных ячейках генератора синдрома находится пакет ошибок, а (n-k-b) ячеек слева будут содержать нули. Элемент ИЛИ обнаруживает эту ситуацию. Поскольку его выходной сигнал при этом равен нулю, обратная связь генератора синдрома закрыта, а вход в двоичный сумматор открыт. По мере сдвига содержимого генератора синдрома и буферного регистра, в котором хранится принятое слово, синдром, который является пакетом ошибок, складывается с принятым словом, тем самым исправляя его.

Если бы пакет ошибок был расположен в другом месте последовательности, то он мог бы быть исправлен таким же путем. После сдвигов пакет займет b старших разрядов буфера. В то же время b символов синдрома старшего порядка будут совпадать, как и прежде, с пакетом ошибок.

Число тактов сдвига, необходимых для исправления ошибки, равно 2n. В течение первых n тактов производятся запись приня­того слова в буферный регистр, представляющий n-разрядный сдвиговый регистр, и формирование r-разрядного синдрома. Далее осуществляется еще n тактов сдвига, в процессе которых считывается кодовая комбинация из буферного регистра и исправляются ошибки. Если после 2n тактов элемент ИЛИ не зафиксирует нулевое состояние (n-k-b) разрядов генератора, то ошибка является неисправляемой, т. е. разрядность пакета больше b.

4 РАЗРАБОТКА ФУНКЦИОНАЛЬНОЙ ЭЛЕКТРИЧЕСКОЙ СХЕМЫ

КОДЕКА