2.1.5 Токовое зеркало(тз). Типовые схемы тз

Токовым зеркалом (зеркалом тока, отражателем тока, эталоном тока) называется транзисторный узел, у которого токи двух сходящихся в одну точку ветвей равны, причём один из них (входной) управляет другим (выходным).

Рисунок 2.5 Структурные схемы токового зеркала

– полный входной ток.

– полный выходной ток.

Оба тока (а) стекаются в одну заземлённую точку. На выходную ветвь 2 подаётся (напряжение питания). ТЗ очень мало: , а - велико не зависит от , а определяется током .

Коэффициент передачи зеркала по току является его основным показателем:

ТЗ используются в качестве:

• ГСТ

• динамических нагрузок ДК, позволяя переходить от его симметричного выхода к несимметричному высокоомному (самое распространённое)

Пусть в исходном состоянии .

Когда на дифференциальный вход (между базами) поступает некоторое , , например, увеличивается на , а транзистора VT2 уменьшается на . Ток , поступает на вход ТЗ и поэтому будет повторён его выходной ветвью. Тогда выходной ток ДК определится разностью токов ветвей от точки а и составит , т.е. будет равен сумме полезных отклонений токов обоих транзисторов (подразумевается, что выход нагружен на другого каскада).

Если же на базе обоих транзисторов поступит относительно земли приращение синфазного , то транзистора VT1, и транзистора VT2 увеличатся на и выходной ток равен нулю синфазный сигнал на выход не проходит, т.е. КОСС=∞.

Однако на практике входные и выходные токи ТЗ не равны и . Тогда КОСС для схемы б):

4.6 Типовые схемы тз

Рисунок 2.6 Типовые схемы токовых зеркал

а) простейшая схема ТЗ

б) схема ТЗ с буферным транзистором

в) схема ТЗ со следящим напряжением питания VT2

а) В простейшей схеме базы присоединены к . Точка 1- вход ТЗ; 2- выход ТЗ.

Для увеличения КОСС необходимо (недостаток схемы – различие и на величину )

б) Для уменьшения недостатка схемы а), т.е. приближают , включают в качестве буферного. Он уменьшает разность токов ветвей в раз

Это достигается при равенстве всех транзисторов. Однако ток через транзистор VT3 меньше, чем через транзисторы VT1, VT2 во много раз. Для увеличения тока VT3 включают токоотводящий резистор.

Недостатком схем а), б) является низкое ТЗзависит от , которое в случае высокоомной нагрузке м.б. значительным. Это приводит к разбалансу плеч, т.е. уменьшению . Для уменьшения разбаланса применяют схему со следящим напряжением питания транзистора VT2.

Здесь эмиттер транзистора VT3 повторяет транзистора VT1, благодаря чему транзистора VT1 и транзистора VT2 почти одинаковы и не зависят от . практически такой же, что и в предыдущем случае. Однако здесь схема не разбалансируется под действием выходного напряжения, т.е. работоспособна при более высокоомной нагрузке.

2.1.6 Усложнённые входные дифференциальные каскады(дк)

Рисунок 2.7 Схема усложнённых входных дифференциальных каскадов

Простой ДК с ТЗ имеет 2 недостатка:

1. Содержит транзистор разных типов проводимости (транзистор p-n-p в ИМС имеют малые и низкие )

2. В усилителе с таким каскадом на входе может наблюдаться триггерный эффект. В случае большого перепада входное напряжение один из транзисторов может открыться до насыщения. В отличие от нормального усилительного режима передачи не сопровождается переворотом . Если путь входит в петлю ОС, охватывающую весь интегральный усилитель(ИУ), ООС может превращается в ПОС и ИУ, подобно триггеру, скачком переходит в одно из крайних состоянии (или в режиме отсечки, или в режиме насыщения). Для возвращения ИУ в нормальный режим достаточно на короткое время отключить питание.

Для устранения рассмотренных недостатков входной ДК часто строят на последовательно включённых транзисторных парах по схеме ОК-ОБ. Такая схема уже не является схемой с эмиттерной связью.

Транзисторы VT1 и VT2 включены как ЭП(ОК). Это повышает . Транзисторы VT3, VT4, включены по схеме ОБ, причём постоянство обеспечивается противофазностью базовых токов дифференциального сигнала. Ввиду включенных VT3, VT4 с ОБневысокие и этих p-n-p транзистора сказывается слабо. Благодаря структуре перегрузка по входу не вызывает скачка фазы на 180°, т.к. в этих схемах передача сигнала происходит без поворота фазы триггерный эффект исключается.

Суммарный ток коллекторов транзисторов VT1, VT2 задаётся генератором тока (ГСТ) с помощью ТЗ: VT8, VT9, а в качестве третьего транзистора - цепь VT1 - VT4. Это сложное зеркало жёстко стабилизирует суммарный ток , препятствует его изменениям под действием синфазного входного напряжения, и тем улучшает подавление синфазные помехи. Для синфазных токов здесь действует глубокая ООС (увеличение токов VT1, VT2 увеличение токов VT8, VT9, что приводит к уменьшению токов баз VT3, VT4, т.к. ток не меняется, следовательно, коллекторных токов VT1 - VT4)

[Коллекторные токи VT3, VT4 поддерживаются постоянными ТЗ на VT6, VT7, VT5]

Недостатками этой схемы является:

• сравнительно малый коэффициент усиления (ООС)

• высокие потенциалы коллекторов VT1, VT2 при отсутствии сигналов на входе (потенциал будет равен необходимо понижать уровни напряжений)

Поэтому чаще всего применяют входные каскады на транзисторах типа супербэта.