Четырехразрядный параллельный регистр на d-триггерах
Сдвиговый регистр
Триггеры сдвигового регистра связаны между собой цепями переноса, что позволяет одновременно переносить содержимое отдельного триггера регистра в соседний триггер, осуществляя операцию сдвига. Сдвиг характеризуется:
-
Направлением – влево или вправо
-
Типом
-
Логический (в освободившийся крайний триггер заносится 0)
-
Арифметический (содержмое регистра понимается как число в дополнительном коде. При сдвиге влево справа появляется 0, при сдвиге вправо слева дублируется предыдущее значение)
-
Циклический (вытесняемое из регистра значение заносится в освободившийся триггер на другом конце)
-
Логический сдвиг влево
Логический сдвиг вправо
Арифметический сдвиг влево
Арифметический сдвиг вправо
СХЕМЫ
Регистр с последовательным приемом и выдачей, реализующий сдвиг вправо
Регистр с последовательным приемом и выдачей, реализующий сдвиг влево
Регистр с последовательным приемом, параллельно-последовательной выдачей, реализующий сдвиг вправо
Регистр с последовательным приемом, последовательной выдачей, с выбором направления счета
Регистр с параллельно-последовательным приемом и выдачей, реализующий сдвиг вправо
Универсальный сдвиговый регистр (на примере одного разряда)
Задача: разработать простой кодовый замок для комбинации из 4 десятичных цифр
Для управления записью в регистры потребуется комбинация счетчика и дешифратора.
Счетчик будет подсчитывать количество нажатых клавиш, а дешифратор преобразовывать это количество в разрешающие сигналы для того регистра, который должен запомнить очередную нажатую клавишу.
Сумматоры
Сумматор – цифровое устройство, предназначенное для сложения двух чисел в разных кодах. Если используются специальные коды, то на сумматоре можно выполнять вычитание.
Четвертьсумматор
Четвертьсумматор – это простейший двоичный сумматор. Имеет два входа для двух одноразрядных чисел и один выход, на котором формируется сумма.
Таблица истинности
Четвертьсумматор основан на элементе «исключающее ИЛИ» и имеет такую же таблицу истинности.
|
|
|
|
|
0 |
0 |
0 |
|
0 |
1 |
1 |
|
1 |
0 |
1 |
|
1 |
1 |
0 |
Полусумматор
Полусумматор – это комбинационная схема, которая вырабатывает сигналы суммы (S) и переноса (C) как результат сложения двух одноразрядных чисел.
Таблица истинности
Полусумматор основан на элементах «исключающее ИЛИ» для суммы и «И» для переноса.
|
|
|
|
|
|
0 |
0 |
0 |
0 |
|
0 |
1 |
1 |
0 |
|
1 |
0 |
1 |
0 |
|
1 |
1 |
0 |
1 |
Функциональная схема Условное графическое обозначение Полный одноразрядный двоичный сумматор
В отличие от полусумматора полный одноразрядный двоичный сумматор должен воспринимать 3 входных сигнала: 2 одноразрядных сигнала и сигнал переноса от предыдущего разряда. В качестве результата возвращает сумму и перенос в следующий разряд.
Таблица истинности
|
|
|
|
|
|
|
0 |
0 |
0 |
0 |
0 |
|
0 |
0 |
1 |
1 |
0 |
|
0 |
1 |
0 |
1 |
0 |
|
0 |
1 |
1 |
0 |
1 |
|
1 |
0 |
0 |
1 |
0 |
|
1 |
0 |
1 |
1 |
1 |
|
1 |
1 |
0 |
0 |
1 |
|
1 |
1 |
1 |
1 |
1 |
Функциональная схема
Многоразрядный сумматор параллельного действия с последовательным переносом
Аргументы подаются одновременно по всем разрядам. Для сложения двух многоразрядных двоичных чисел на каждый разряд необходим один полный одноразрядный сумматор.
Сумматор последовательного действия
Сумматор последовательного действия состоит из одноразрядного сумматора, выход переноса которого соединен с его же входом переноса через элемент задержки (D-триггер). Операция суммирования во всех разрядах производится с помощью одного и того же сумматора последовательно во времени, начиная с младшего разряда.
Резюме
Данный курс является введением в цифровую автоматику и схемотехнику. Бла-бла-бла концовка лекций.
Московский технологический университет, 2017