2 Система импульсно-фазового управления

2.1 Описание работы системы импульсно-фазового управления

Система импульсно-фазового управления ПИФУ-12М выбрана на основе того, что эта система обеспечивает управление Н-схемой, также она обеспечивает согласованное совместное управление. Сравнительная простота, отсутствие необходимости в переключении групп, однозначность статических характеристик, непрерывность в управлении, предельное быстродействие – достоинство согласованного совместного управления.

Система импульсно-фазового управления ПИФУ-12М предназначена для формирования и синхронизации подачи управляющих импульсов на силовые тиристоры. Схема одного канала СИФУ показана на рисунке 2.1 и рисунке 2.2, а диаграмма ее работы на рисунке 2.3. В состав СИФУ входят:

— формирователь прямоугольных импульсов (R1, C1, DA1, DA4);

— генератор пилообразного напряжения ГПИ (DA2);

— компаратор (DA3);

— схемы совпадения и формирователи импульсов (DD1).

Кратко рассмотрим принцип работы схемы.

На вход формирователя импульсов подается синхронизирующее напряжения фазы А, цепь R1, C1 - сдвигает синхронизирующее напряжение на 30º, совмещая тем самым начало зоны расширения выдачи импульсов на тиристор с точкой естественной коммутации силового напряжения на тиристорах. Выходное напряжение после цепи R1, C1 с помощью пороговых элементов DA1, DA4 преобразуется в две противофазные последовательности прямоугольных импульсов (диоды VD1, VD2, VD3, VD4 служат для ограничения сигнала на входах микросхем).

В промежуток времени перекрытия импульсов нулевого уровня на выходах DA1, DA4 формируется синхроимпульс единичного уровня. Этот импульс открывает транзистор VT1, который осуществляет разряд конденсатора C2 до нулевого уровня. После исчезновения синхроимпульса напряжение на выходе ГПИ начинает линейно возрастать от 0 до уровня определяемого R11, за счёт подачи на инвертирующий вход DA2 +15В через R11, R12.

В момент равенства по абсолютной величине разнополярных напряжений ГПИ и управляющего напряжения фиксирует нуль-орган DA3, полярность входного напряжения которого в этот момент меняется с положительной на отрицательную.

Эти импульсы через времязадающую цепочку C5, R17 проходят на вход DD1.1(2) и DD1.4(8), разделение прохождения сигналов прямого и обратного каналов обеспечивается нахождением на втором входе DD1.1 единичного сигнала от пороговых элементов.

На элементах DD1.2, DD1.3 реализованы сумматоры для получения сдвоенных импульсов сдвинутых друг относительно друга на угол 60º, при этом вторичный импульс берётся из другого канала.

VD11, VD12 служат для блокировки канала ’а’ при наличие низкого уровня на проводе блокировки (аналогично в других каналах).

VT2, VT3 усиливают управляющие импульсы и через трансформатор передают их на управляющие электроды тиристоров.

Рисунок 2.1 – Принципиальная электрическая схема канала ‘а’

Рисунок 2.2 – Принципиальная электрическая схема канала ‘а’

Рисунок 2.3 – Временные диаграммы работы системы импульсно-фазового управления