- •Лабораторная работа
- •1. Общие положения. Организация стековой памяти микроконтроллера мк51.
- •Организация системы прерываний.
- •Регистры системы прерываний.
- •Обслуживание прерываний.
- •2. Задание для домашней подготовки.
- •3. Порядок выполнения работы.
- •4. Задание по лабораторной работе.
- •5. Содержание отчета
- •6. Пример выполнения задания.
Регистры системы прерываний.
Блок регистров системы прерываний включает регистр управления TCON, формат которого приведен на рисунке 2, и два регистра для управления режимом прерываний и уровнями приоритетов. Форматы этих регистров приведены на рисунках 3 и 4 соответственно.
Регистр TCON (адрес 88 в пространстве DSEG)
|
8F |
8E |
8D |
8C |
8B |
8A |
89 |
88 |
|
Адрес бита в пространстве BSEG |
||
|
TF1 |
TR1 |
TF0 |
TR0 |
IE1 |
IT1 |
IE0 |
IT0 |
|
|||
назначение разрядов регистра |
|
|||||||||||
TCON.0 |
IT0 |
- управление типом входа IT0=0 – по спадающему фронту IT0=1 – статический вход |
||||||||||
TCON.1 |
IE0 |
- флаг запроса на прерывание при динамическом входе |
||||||||||
TCON.2 |
IT1 |
- управление типом входа IT1=0 – по спадающему фронту IT1=1 – статический вход |
||||||||||
TCON.3 |
IE1 |
- флаг запроса на прерывание при динамическом входе |
||||||||||
TCON.4 |
TR0 |
- флаг программного управления СТ0 |
||||||||||
TCON.5 |
TF0 |
- флаг запроса прерывания по переполнению СТ0 |
||||||||||
TCON.6 |
TR1 |
- флаг программного управления СТ1 |
||||||||||
TCON.7 |
TF1 |
- флаг запроса прерывания по переполнению СТ1 |
||||||||||
Рисунок 2. Регистр управления таймерами/счетчиками и системой прерываний
Регистр IE (адрес A8 в пространстве DSEG)
|
AF |
AE |
AD |
AC |
AB |
AA |
A9 |
A8 |
|
Адрес бита в пространстве BSEG |
||
|
EA |
-- |
-- |
ES |
ET1 |
EX1 |
ET0 |
EX0 |
|
|||
назначение разрядов регистра |
|
|||||||||||
IE.0 |
EX0 |
- маска IE0 или |
||||||||||
IE.1 |
EТ0 |
- маска TF0 |
||||||||||
IE.2 |
EX1 |
- маска IE1 или |
||||||||||
IE.3 |
IE1 |
- маска TF1 |
||||||||||
IE.4 |
ES |
- маска TI/RI |
||||||||||
IE.7 |
EA |
- общее разрешение прерываний |
||||||||||
Рисунок 3. Регистр разрешения прерываний
Регистр IР (адрес В8 в пространстве DSEG)
|
ВF |
ВE |
ВD |
ВC |
ВB |
ВA |
В9 |
В8 |
|
Адрес бита в пространстве BSEG |
||
|
-- |
-- |
-- |
РS |
РT1 |
РX1 |
РT0 |
РX0 |
|
|||
назначение разрядов регистра |
|
|||||||||||
IР.0 |
РX0 |
- приоритет IE0 или |
||||||||||
IР.1 |
РТ0 |
- приоритет TF0 |
||||||||||
IР.2 |
РX1 |
- приоритет IE1 или |
||||||||||
IР.3 |
РТ1 |
- приоритет TF1 |
||||||||||
IР.4 |
РS |
- приоритет TI/RI |
||||||||||
Рисунок 4. Регистр уровня приоритета прерываний
