Блок памяти базовых
символов 3
1Я строка
n-й
такт
2-й
такт
1-й
такт
1-й расприделитель
тактов
m-й
такт
2-й
такт
1-й
такт
2-й
расприделитель тактов
(m-1)
такт
n-й
такт
(n-1)й
такт
1-й
такт
4-й
расприделитель тактов
m-й
такт
1-й
такт
3-й
расприделитель тактов
Дешифратор
положения
символа
Дешифратор
базовых
символов
Форм. пилообр. напр.
Y
Форм. пилообр.
напр. X
ИЛИ
2
Шина „Код символа”
ИЛИ
17
Истр.5
Истр.5
Дешифра-тор
пере-записи строк
2
Истр. 5
Код перезаписи
строк
Код перезаписи
столбца
Код символа
1
Входной регистр
ИЛИстлб.12
ИЛИcтлб.12
ИЛИстлб.12
Истлб. 11
Истлб.
11
Истлб.
11
Дешифратор
перезаписи столбцов
4
14
14
14
ЭП1,2
ЭП1,m
ЭП1,1
ЭП2,2
ЭП2,m
ЭПn,1
ЭПn,2
ЭПn,m
10
9
13
13
13
mй
столбец
nя
строка
ЭП1,2
Сигнал «Стирание»
Сигнал «Считывание»
На входы
регистров сдвига
На входы
регистров сдвига
Рис. 7.5.
Структурная схема реализации
комбинированного программно-аппаратного
метода преставления эволюций сложных
пространственных перемещений
С выходов регистра
сдвига
1Й столбец
2Й столбец
2Я строка
Рис. 7.6. Принципиальная электрическая схема элемента памяти
В режиме записи во входной регистр 1 поочередно заносятся коды адресов тех ячеек блока памяти 3, в которые требуется записать информацию. Первая группа разрядов кода − номера строки, а вторая – номер столбца блока 3. При поступлении на вход дешифратора 2 первой группы разрядов на управляющий вход элемента Истр. - 5, выход которого подключен к требуемой строке блока 3, подается разрешающий сигнал. Вторая группа разрядов входного регистра, представляющая код адреса столбца, поступает на вход второго дешифратора 4, разрешающий сигнал при этом подается на вход элемента Истбл. - 11, соответствующего требуемому столбцу блока памяти 3. После занесения во входной регистр 1 очередного кода адреса на вход 8 подается сигнал «Запись», который поступает на вход ключа записи 6 и на вторые входы всех элементов Истбл. - 11. При этом на выходе ключа записи 6 формируется импульс напряжения для записи информации, поступающей на вторые входы всех элементов Истр. - 5, причём с выхода элемента Истр. - 5 импульс записи на соответствующую строку блока памяти 3 поступает только в том случае, если на первом входе элемента Истр. - 5 имеется разрешающий сигнал от дешифратора перезаписи строки 2. Совпадение служебного сигнала «Запись» с разрешающим сигналом от дешифратора 4 на входе одного из элементов Истлб. - 11 приводит к передаче с его выхода через соответствующий элемент ИЛИстлб. - 12 разрешающего сигнала на вход соответствующего выходного ключа - 13. Этот ключ открывается и для элемента памяти ЭПn,m, включенного между соответствующим столбцом и выбранной строкой, электрическая цепь записи получается замкнутой. Все другие выходные ключи 13 остаются закрытыми, из-за чего для остальных запоминающих элементов выбранной строки блока памяти 3 электрическая цепь записи оказывается разомкнутой.
Таким образом, в течение каждого импульса записи в заданное состояние переключается определенный запоминающий элемент, составляющий конфигурацию символа, адрес которого поступает на входной регистр 1.