10.3.3. Розрахунки терміну затримки передавання сигналу

Проведемо аналіз для базового КМДН - інвертора. Запишемо вираз для розрахунків затримки сигналу:

(10.56)

де t_SW - внутрішня затримка перемикання; t_pn - середня затримка, пов'язана з зарядом - розрядом ємностей переходів витік – основа, стік – основа; t_L - затримка, пов'язана з зарядом - розрядом навантажувального інвертора (включаючи паразитні ємності).

Згідно (10.43) маємо

(10.57)

де

,

v_макс - максимальна швидкість носіїв, v_макс ≈ 0,6·10⁵ м/с;

(10.58)

Якщо урахувати також ємності перекриття заслоном областей стоку і витоку і ефект Міллера для стоку, то термін перемикання буде приблизно на 20% більше. Однак якщо вважати, що перемикання відбувається на рівні напруги U_DD /2, то ми розглядаємо "найгірший випадок", тобто отриманий результат буде завищеним.

Функціональну залежність порогової напруги можна представити наступним виразом:

(10.59)

де δ - коефіцієнт поділу зарядів витоковим і стоковим переходами.

Величина F(U_DS) описує статиcтичний зворотний зв'язок, що не залежить від розмірів.

При U_DS = 0 величина F(U_DS)= 1 і ефективна порогова напруга зменшується. Оскільки спочатку була прийнята умова (W_D+W_S) ≤ L_e /2, при U_DS = 0 поділ зарядів не перевищує 25% (δ ≤ 0,25). При U_DS ≈ U_D.sat значення F(U_DS)(1- δ) ≈1, що відповідає умові U_GST.E ≈ U_GST. Цей висновок дуже корисний для аналізу параметрів, оскільки основна частина перезаряду ємностей відбувається при струмі I_DS ≈ I_D.sat.

Затримку t_pn, пов'язану з зарядом і розрядом ємностей p – n - переходів областей стоку – витоку, визначають за виразами:

	(10.60)
	(10.61)

Затримку, пов'язану з зарядом - розрядом ємності навантаження і паразитних ємностей C_L, визначають за виразом:

(10.62)

У всіх, наведених вище рівняннях, струм насичення визначають за виразом:

(10.63)

де

	(10.64)
	(10.65)

Розглянемо приклад, в якому виконаємо розрахунки основних параметрів базового інвертора. Вихідні дані: напруга живлення U_DD = 3,3 В, концентрація домішки в основі = 4,8.10²² м^-3, рухливість електронів у об’ємі напівпровідника м²/(Вс), рухливість дірок у об’ємі напівпровідника м²/(Вс) і θ=0,08, товщина підзаслінного діелектрика d_ox = 2,5.10^-8 м. Приймемо також U_GS = U_DD (найгірший випадок) і В.

1. Розрахунки напруги насичення U_D.sat. Спочатку розраховують рухливість електронів і дірок і в каналі МДН – транзисторів (10.20), обмежену електричним полем заслону, а також коефіцієнти зменшення поверхневої рухливості носіїв і , повздовжнім електричним полем стоку. За виразом (10.58) з урахуванням розрахованих значень рухливості і коефіцієнтів і , визначають напругу насичення:

м2/(Вс)
м2/(Вс)
B;
B.

За розрахованими напругами насичення U_D.sat транзисторів визначають відповідні струми насичення I_D.sat.

2. Розрахунки струмів насичення I_D.sat. Питому ємність підзаслінного діелектрика визначають за виразом:

Ф/м2.

За виразами (10.18), (10.63), (10.64) і (10.65) визначають струми насичення n - і p -канального транзистора:

A.
A.

Це значення середніх струмів транзисторів у процесі заряду і розряду вихідної навантажувальної ємності.

3. Розрахунки затримки інвертора t_L , що виникає при заряді і розряді ємності навантаження C_L. Розрахунки виконують за виразом (10.62). Заряд ємності навантаження відбувається через p - канальний, а розряд – через n - канальний транзистор.

Заряд CL (перехід від рівня логічного 0 до рівня логічної 1) tL (0;1) = .
Розряд CL (перехід від рівня логічної 1 до рівня логічного 0) tL (1;0) = .

Зазвичай ємність навантаження C_L вимірюють у пікофарадах, тому у наступні формули ємність необхідно підставляти в пікофарадах. Для прийнятих раніше числових значень параметрів одержуємо:

нс;
нс.

Для оптимальної конструкції інвертора необхідно, щоб t_L(0;1) = t_L(1;0). Така умова може бути виконана при співвідношенні ширини каналів транзисторів:

4. Розрахунки затримки інвертора t_pn., що виникає при заряді і розряді ємності p – n – переходів стік – основа і витік – основа . Розрахунки виконують за виразами (10.60) і (10.61):

м-3; B,

де - довжина областей стоку – витоку.

Oтже, ємність p – n – переходів двох областей (однієї області p – канального транзистора і однієї області n – канального транзистора):

пФ.

Розміри областей L_pn, W_n, W_p підсталяти у попредню формулу в мікрометрах.

За розрахованого середнього значення ємності двох p – n – переходів, затримка перемикання інвертора при переході від логічного 0 до логічної 1:

.

При мкм, термін перемикання

нс.

Оскільки раніше вибрали відношення W_p/W_n =1,8, то затримки t_pn(0;1) = t_pn(1;0) рівні і обернено пропорційні зміні I_D.sat .

5. Розрахунки внутрішньої затримки інвертора. Розрахунки виконують за виразом (10.57):

.

Для визначених вище параметрів внутрішня затримка перемикання інвертора нс.

Усі складові терміну затримки перемикання інвертор визначені вище, тому можемо розрахувати термін затримки при перемиканні від рівня логічного 0 до рівня логічної 1:

нс.

При перемиканні від рівня логічної 1 до рівня логічного 0 затримка інвертора складатиме

нс.

Внутрішня затримка власне інвертора складає лише 146 пс. Ємність С_L, включає всі паразитні ємності топології інвертора.

Визначені параметри інвертора для напруги живлення 3,3 В, а також аналогічні розрахунки для напруги живлення U_DD = 5 В при U_GST = 1 В, приведені в табл. 10.1.

Таблиця 10.1. Параметри інверторів за напруг живлення 5 В і 3,3 В

№ п/п	Параметр	UDD=5 В	UDD=3,3 В	Одиниця вимірювання
1	2	3	4	5
1	UGST	1,0	0,7	В
2		6·1022	4,8·1022	м-3
3	UD.BR	11,0	11,5	В
4		2,9	3,24	В
5	μn0	6,0·10-2	6,0·10-2	м2/(В·с)
6	μp0	2,0·10-2	2,0·10-2	м2/(В·с)
7	θ	0,08	0,08	В-1
8		4,55·10-2	5,0·10-2	м2/(В·с)
9		1,52·10-2	1,66·10-2	м2/(В·с)
10		0,76	0,83	В-1
11		0,25	0,28	В-1
12		2,2	1,57	В
13		2,93	2,03	В
14				мкА
15				мкА
16		1,7	1,8	-
17		48	61	пс
18		66	85	пс
19		27(Lep /Wp)CL	34(Lep /Wp)CL	нс (СL,, пФ)
20		16(Len /Wn)CL	19(Len /Wn)CL	нс (СL,, пФ)
21		1,42·10-3	1,42·10-3	Ф/м2
22		214	270	пс

6. Розрахунки повної затримки інвертора з одиничним навантаженням. Одиничним навантаження є інвертор приблизно з такими ж значеннями W_n і W_p, як і в керуючого (параметри якого розраховують). З урахуванням ефекту Міллера, але без урахування паразитних навантажень, вхідна ємність одиничного інвертора

,

(10.66)

де для даної технології L_Gn – довжина заслону n – канального транзистора, L_Gn = 1,3 мкм; L_GDn - перекриття заслоном області стоку, L_GDn =0,15 мкм; L_Gp - довжина заслону p – канального транзистора L_Gp =1,5 мкм; L_GDр - перекриття заслоном області стоку L_GDр = 0,25 мкм.

Для даної технології вхідна ємність

СМДН.1 = 6,532·10-3 Wn пФ.

(10.67)

Затримка інвертора, викликана одиничним навантаженням

пс.

(10.68)

Для інвертора з напругою живлення U_DD = 5 В, значення ємності і затримки відповідно будуть:

пФ,
пс.

Отже, повна затримка інвертора з одиничним навантаженням пс при напрузі живлення = 3,3 В; пс при напрузі живлення = 5 В.

Порівнюючи отримані результати затримки передавання, можна зробити висновок, що при U_DD =5 В швидкодія зростає лише на 20%, однак ускладнюється рішення інших проблем, що розглядалися раніше. Можна стверджувати, що робоча напруга 5 В більше підходить для КМДН - технології з 2 мкм мінімальними розмірами, для якої d_ox = 400 Å. Далі приведені результати розрахунків для цього випадку.

Базовий структурно-топологічний варіант: U_DD=5 В; d_ox= 400 Ǻ; C_ox=8,85·10^-4 пФ/мкм²; U_GST=1 В; =2.10²² м^-3; L_e = 1,8 мкм.

Основні розрахункові і робочі параметри: I_D.sat.n =144 мкА; I_D.sat.p = 79 мкА; t_pn = 117 пс; t_sw =125 пс; t_L(0;1) = 32 С_L нс; t_L(1;0) = 17 С_L нс; W_p/W_n = 1,8; t_d= 462 пс.

Швидкодія для цього варіанта майже зворотно пропорційна ефективній довжині каналу в порівнянні з інвертором, виконаним з технологічними нормами 1,25 мкм:

.

7. Розрахунки порогової напруги і напруги інверсії. Порогову напругу визначають за виразом

,

(10.69)

а напругу інверсії під захисним двооксидом за виразом

(10.70)

Різниця між цими двома напругами є орієнтиром для вибору оптимального значення U_GST реального транзистора. Для 1,25 мкм технології при U_DD = 3,3 В за T = З00 К маємо _F  0,4 В.

Отже,

Вибравши із табл.10.1 необхідні параметри, одержуємо порогову напругу

UGST = (UFB + 1,6) B.

Якщо необхідно, щоб виконувалася умова U_GST ≈ 0,7 В, то для n - канального транзистора напруга плоских зон повинна бути U_FB = - 0,9 В.

При підгонці порогових напруг іонною імплантацією з дуже малим пробігом і неглибоким проникненням, сумарний ефект можна розглядати як зміну напруги плоских зон:

(10.71)

де _MS - різниця потенціалів, що залежить від різниці робіт виходу “заслін – діоксид силіцію” – “напівпровідник – діоксид силіцію”; N_SS - еквівалентна щільність фіксованого заряду поверхневих станів на межі Si – SiO₂ ; D_I - повна доза імплантованої домішки в приповерхній шар.

Для n - канального транзистора з заслоном із полісиліцію n⁺- типу маємо потенціал

MS = 0,55 + Fp = 0,55 + 0,4 = 0,95 В.

(10.72)

Якщо підгонка поверхневої концентрації іонною імплантацією не проводиться, то напругу плоских зон визначають за виразом

(10.73)

При N_SS = 5·10¹⁴ м^-2 одержуємо U_FB = -1,0 В. Таким чином, без підгонки порогова напруга транзистора буде U_GST = 0,6 В.

Отже, якщо необхідно збільшити порогову напругу на 0,1 В (або знизити |U_FB| на 0,1 В), то повна доза імплантованого бора повинна складати:

	(10.74)
м-2.

Визначивши, що порогову напругу U_GST необхідно збільшити на 0,1 В, розрахуємо результуючу напругу інверсії під захисним шаром

В.

(10.75)

Розрахована напруга інверсії задовольняє проектному обмеженню U_I.ox ≥ 0.

Тепер розглянемо р - канальні транзистори. При U_DD = 3,3 В без підгонки порогової напруги і при N_n = 4,8·10²² м^-3 одержуємо U_GSTp = (U_FB +1,6) В. Однак для р - канальних транзисторів напруга плоских зон

(10.76)

де _MS = 0,55 - _F = +0,15 В для заслону з полікремнію n⁺- типу. Таким чином, U_FB = - 0,2 В і U_GSTp = 1,4 В, що вдвічі більше необхідного значення 0,7 В.

Щоб зменшити цю граничну напругу, необхідна імплантація "збіднюючої" домішки, тобто формування транзистора з убудованим каналом, у якого порогова напруга така ж, як і в транзистора з індукованим каналом.

Докладний аналіз показує, що для одержання необхідної порогової напруги U_GST, необхідно імплантувати бор із пробігом приблизно 0,1 мкм при повній дозі близько 1.10¹⁶ м^-2.

Слід зазначити, що всі ці розрахункові результати базуються на ефективних концентраціях. Тому на практиці необхідно враховувати як відсоток активації домішки, так і коефіцієнти сегрегації для оксиду.

Для р - канальних транзисторів матеріалом заслону можна вибрати і полісиліцій р⁺-типу.

8. Розрахунки ширини каналу. Приймемо, що навантажувальна здатність кожного елемента І - НЕ проектованої мікросхеми повинна складати 3,5 мА. Значення струму насичення для n - канального транзистора:

якщо UGS = UDD.

(10.77)

Оскільки L_e = 1 мкм, можна визначити ширину каналу

мкм.

(10.78)

Раніше було показано, що ширина p - і n - канальних транзисторів зв'язана співвідношенням W_p / W_n = 1,8. Звідси ширина каналу для р - канального транзистора

мкм.