10.2. Розрахунки затримки передавання сигналу при вмиканні

Затримку передавання сигналу від входу до виходу (інерційність) КМДН - інвертора (рис. 10.1) можна представити сумою:

td = td.вн + td.L

(10.24)

де t_d.вн, t_d.L – затримка, відповідно, власне схеми (внутрішня затримка) і затримка обумовлена навантаженням.

На рис. 10.2 зображена узагальнена схема для розрахунків затримки, яка може бути як найпростішою (наприклад, окремий транзистор), так і розвинутим ланцюгом функціональних схемних елементів.

Розглянемо складову затримки, обумовлену навантаженням. Вихідний струм схеми можна записати рівнянням

,

(10.25)

з якого випливає, що

(10.26)

де U_поч, U_кін - відповідно початкова і кінечна напруга на навантаженні.

Для розрахунків затримки перемикання від низького рівня до високого можна прийняти U_поч = , U_кін=(U⁺+U^–)/2. Для симетричного КМДН – інвертора з одним джерелом живлення U^–=0, U⁺= U_DD, U_кін= U_DD / 2.

Якщо напруга U_D.sat близька до U_DD / 2, а внесок у t_d.вн від останнього каскаду схеми менше, ніж передбачувана величина затримки, обумовлена навантаженням (відповідає практиці), то можна вважати, що вихідний струм досить швидко досягає значення I_D.sat і потім залишається постійним при зміні вихідної напруги від U_поч = 0 до U_кін = U_DD / 2.

Тоді

	(10.27)

Рівняння (10.27) підтверджується експериментально, якщо дотримуються наступні умови: вхідний сигнал міняється швидко, останній каскад схеми має меншу швидкодію, а струм I_D.sat постійний. Оскільки процес перемикання від рівня логічного 0 до рівня логічної 1 здійснюється р – канальним транзистором (заряд ємності навантаження виконується через р - канальний транзистор), одержуємо

(10.28)

І навпаки, при перемиканні від рівня логічної 1 до рівня логічного 0 функціонує n – канальний транзистор, тому

(10.29)

Вимірявши залежність затримки в навантаженні від величини навантаження (t_d.L = f (С_L)), зарядний струм визначають за виразом:

(10.30)

Ця величина представляє крутість залежності t_d.L від С_L.. Еквівалентний вихідний опір можна визначити, представивши вихідний струм у виді:

,

(10.31)

де

	для переходу вiд 0 до 1;
	для переходу вiд 1 до 0.

Отже,

(10.32)

Прирівняємо вирази (10.26) і (10.32) і визначимо еквівалентний опір

(10.33)

або , підставимо в (10.32) U_поч = U^–, U_кін = (U⁺+U^–)/2 і розрахуємо затримку при вмиканні

	(10.34)

Із залежності t_d.L від С_L визначаємо еквівалентний вихідний опір

(10.35)

або

(10.36)

Тепер розглянемо внутрішню затримку схеми t_d..вн. Можна показати, що

(10.37)

де t_SW - власна затримка перемикання транзисторів; t_pn - власна затримка перезаряду витокових - стокових p – n - переходів; t_k - затримка, пов'язана з перезарядом внутрішніх паразитних елементів (з’єднувальних провідників і ін).

У загальному t_SW відбиває самий перший процес, що повинен відбутися, щоб інвертор відреагував на зовнішній сигнал і зміг вплинути на зовнішнє навантаження. Це час установлення зарядового стану в каналах р - канального і п - канального транзисторів інвертора. Аналіз показує, що

(термін прольоту носіїв);
	(10.38)

де L_e - ефективна довжина каналу; v - швидкість носіїв у каналі; - напруженість електричного поля в каналі.

Однак точніший аналіз показує, що затримку перемикання можна з достатньою точністю визначити як величину, зворотну частоті одиничного підсилення f_Т:

,

(10.39)

де С_i - вхідна ємність інвертора; g_m - його передавальна динамічна провідність (крутість).

Якщо прийняти, що процес перемикання відбувається в основному тоді, коли прилади знаходяться в насиченні, і що він розділяється між р- і n - канальними транзисторами інвертора, одержимо

(10.40)

Оскільки процес установлення заряду відбувається при зміні вхідної напруги від 0 до U_DD, доцільно визначити g_m при u_вх = U_DD /2.

Оскільки динамічна передавальна провідність

(10.41)

а питома крутість , можемо розрахувати

	(10.42)

В остаточному виді власна затримка транзисторами

(10.43)

У цьому рівнянні не враховане перекриття заслоном областей витоку і стоку і явище Міллера. Однак якщо мати на увазі, що значення U_D.sat визначають при u_вх = U_DD / 2, то отримане значення t_SW близьке до найгіршого випадку, тобто завищене.

Дві інші складові t_d..вн обумовлені зарядом - розрядом ємностей р - п - переходів і внутрішніх паразитних ємностей. Термін заряду - розряду внутрішніх ємностей переходів можна описати виразом:

(10.44)

Для визначення деякого середнього значення ємності С_Х , що представляє собою вузлову ємність двох переходів С_pn(р) і C_pn(n), розглянемо аналітичний вираз для розрахунків цієї ємності. Ємність несиметричного різкого переходу

(10.45)

де U₀ - висота власного потенційного бар'єра переходу; U_pn – зовнішня напруга на р – п - переході.

Очевидно, що при змінах вихідної напруги КМДН – інвертора величини ємностей С_рn(p) і C_pn(n) будуть змінюватися в протилежних напрямках. Коли С_рn(p) велика, C_pn(n) буде мала і навпаки. Тому як середнє значення U_pn доцільно застосовувати U_pn = U_DD /2, і тоді

(10.46)

За відомого середнього значення ємності переходів (10.46), розраховують затримку передавання сигналу

(10.47)

Затримка, викликана внутрішніми паразитними ємностями,

(10.48)

Паразитну ємність визначають за топологією і технологічними обмеженнями.

Затримки t_pn і t_k будуть залежати від напруги перемикання, конфігурації, відносних розмірів транзисторів і структури комірки.

Для сучасних технологій КМДН - інверторів із довжиною каналу транзисторів 0,1…0,12 мкм затримка передавання сигналу не перевищує 10 пс.