1.3.2. Технологічні процеси виробництва n-канальних мікросхем

Послідовність технологічних операцій виготовлення n - канальних МДН мікросхем за своєю сутністю така сама, як і в технології p - канальних. Проте вихідним матеріалом, у якому виготовляють МДН мікросхеми, є силіцій p – типу провідності, а області витоку і стоку створюють донорною домішкою, тобто вони мають n – тип провідності. Структура n – канального транзистора зображена на рис. 1.33.

Електронна провідність каналу МДН транзистора, створеного в силіції, має відчутні переваги перед використанням діркової провідності в каналі. В цьому відношенні показовим є коефіцієнт провідності . Якщо вважати, що товщина підзаслінного діелектрика МДН транзистора і його відносна діелектрична проникність буде однаковою як для n - так і p - канальних транзисторів, то значення коефіцієнта провідності n - канального транзистора буде у стільки разів більше , у скільки поверхнева рухливість електронів буде більшою поверхневої рухливості дірок

.

(1.9)

Поверхнева рухливість електронів приблизно удвічі більша від поверхневої рухливості дірок. Тому основні параметри n - канальних транзисторів у стільки ж разів кращі, ніж подібні параметри p – канальних транзисторів. Оскільки густина струму дрейфу в каналі транзистора пропорційна рухливості носіїв заряду

 ,

(1.10)

де  - напруженість електричного поля в каналі; q – заряд одиниці заряду; n – концентрація рухливих електронів у каналі; - поверхнева рухливість електронів у каналі, то необхідних фіксованих значень струму каналу можна досягти за двократного зменшення площі транзистора. Зменшення розмірів транзисторів призводить до зменшення ємностей транзистора і збільшення швидкості перемикання. Тому n – канальні МДН транзистори практично витіснили p – канальні і стали основними у виробництві сучасних мікросхем.

Проте виникають проблеми, які ускладнюють технологічні можливості реалізації очевидних переваг n - канальних транзисторів. У n - канальних транзисторів керувати пороговою напругою значно складніше ніж пороговою напругою p – канальних транзисторів. Щоб створити n - канальний транзистор з індукованим каналом, його порогова напруга має бути позитивною, а тому абсолютне значення заряду в області просторового заряду основи має задовольняти нерівність

.

(1.11)

Для сучасного розвитку технологій виконання умови (1.11) вимагає збільшення концентрації домішки в основі до ат/м³. При цьому питомий опір основи зменшується нижче Омм, а напруга пробивання транзистора, модульована заслоном, зменшується до . Збільшувати значення порогової напруги до рівня +1В можна також за рахунок питомої ємності . Якщо збільшувати значення , зменшуватиметься і необхідне значення можна отримати за менших рівнів легування основи. Проте коефіцієнт провідності зменшиться. Тому технологічно непросто реалізувати переваги більшої рухливості електронів і одночасно отримати необхідні значення .

Іншим фактором, який необхідно ураховувати для n - канальних транзисторів є ефект основи. Залежність між збільшенням порогової напруги і напругою зміщення витік-основа пропорційна коефіцієнтові В = . Оскільки для отримання порогової напруги n - канального транзистора на рівні +0,4 В для силіцію з кристалографічною орієнтацією поверхні (100) необхідно мати рівень легування основи біля , а для p - канального транзистора - достатньо рівня легування , значення коефіцієнта B для n - канальних транзисторів буде у 2,6 рази більше ніж для p - канальних. Це значить, що швидкість збільшення порогової напруги під впливом основи для n - канальних транзисторів буде у 2,6 рази вища, ніж для p - канальних. Такий ріст може призвести, з одного боку, до схемотехнічних проблем, а з другого - його вигідно використовувати для регулювання . Подаючи фіксовану напругу зміщення витік-основа , можна підвищувати транзистора, що функціонує на межі режиму збагачення, з кількох десятих часток вольта до приблизно одного вольта.

У сучасних умовах виробництва, n - канальна технологія є визначальною для створення швидкісних мікросхем. Це стало можливим завдяки внесенню у технологічний процес виробництва n - канальних мікросхем дуже важливих змін у порівнянні з першими технологічними спробами, характерними для p - канальних.

Сучасні інтегровані, як n - канальні, так і p - канальні, транзистори - це транзистори з низькою пороговою напругою В. Щоб забезпечити низьку порогову напругу МДН транзисторів і кращі електричні параметри, у технологічні процеси виробництва n – канальних ІМС з урахуванням розвитку p –канальних були введені наступні зміни:

1. Замість силіцію з орієнтацією (111) стали використовувати силіцій з орієнтацією (100) або (110). Це дало змогу зменшити щільність заряду в оксиді з Кл/м² до Кл/м², оскільки щільність поверхневих станів у перехідному шарі зменшилася від м^-2 до .

2. Замість алюмінієвого електрода заслону використовують полікристалічний силіцій. Оскільки потенціал у значній мірі визначається матеріалом електрода заслону і мало залежить від рівня легування основи, застосування полікристалічного силіцію з різним типом легування дозволило розширити можливості в регулюванні за допомогою вибору .

3. Замість діоксиду силіцію як підзаслінний діелектрик можуть використовувати складний діелектрик, що включає шар діоксиду і шар нітриду силіцію SiO₂ - Si₃N₄. Створені структури одержали назву метал – нітрид – оксид - напівпровідник (МНОН). Така багатошарова структура діелектрика дозволила збільшити питому ємність підзаслінного діелектрика і відповідно зменшити порогову напругу (1.1). Співвідношення товщини діоксиду і нітриду силіцію складає 60 на 40 %. Оскільки зростає , коефіцієнт провідності транзистора теж буде збільшуватися приблизно на 25%. Крім того, нітрид силіцію в підзаслінному діелектрику забезпечує захист діелектрика від нестабільності, пов’язаної з дрейфом лужних іонів.

4. Застосували іонне легування каналу. Як уже зазначалося раніше, прагнення збільшити значення порогової напруги n - канальних транзисторів за допомогою збільшення рівня легування основи під заслоном обмежується напругою пробивання стоку або витоку. Застосовуючи метод іонного легування, можна локально збільшувати або зменшувати рівень легування основи. Області, які не потрібно легувати, захищають маскою. Операцію йонного легування виконують безпосередньо перед фотолітографією для відкривання контактів до областей стоку і витоку. Йони бору проникають крізь оксид під заслоном, і збільшують концентрацію домішки в областях каналів n - канальних транзисторів або зменшують концентрацію в основі n - типу для p - канальних транзисторів. Дозу іонів, необхідних для отримання необхідних значень , розраховують із рівняння порогової напруги (1.7). Іонним легуванням регулюють значення , однієї зі складових .

Подальший розвиток n - канальної технології пов’язаний з використанням полікристалічного силіцію для електрода заслону. На відміну від алюмінію, полікристалічний силіцій здатний витримувати високотемпературні технологічні операції, що дозволило повністю перебудувати технологічний процес виробництва МДН ІМС.

Розроблено декілька варіантів базової технології виготовлення n – канальних мікросхем:

• товстооксидна низькопорогова технологія із алюмінієвим заслоном і йонним легуванням пасивних областей і області каналу;

• товстооксидна низькопорогова технологія із самосуміщеним полікристалічним силіцієвим заслоном і йонним легуванням пасивних областей і області каналу;

• товстооксидна низькопорогова технологія із самосуміщеним полікристалічним силіцієвим заслоном, йонним легуванням областей стоку і витоку і ізоляцією елементів методом локального оксидування LOCOS;

• -товстооксидна низькопорогова технологія із самосуміщеним полікристалічним силіцієвим заслоном, транзисторами із убудованими і індукованими каналами і ізоляцією елементів методом локального оксидування LOCOS;

• товстооксидна технологія виробництва МДН ІМС подвійною дифузією;

• ізопланарна товстооксидна низькопорогова технологія із самосуміщеним полікристалічним силіцієвим заслоном, йонним легуванням високоомних продовжень областей стоку і витоку;

• технологія “силіцій на сапфірі”;

• технологія “силіцій на діелектрику”.

1. Товстооксидна низькопорогова технологія із алюмінієвим заслоном і йонним легуванням пасивних областей і області каналу. Структура n – канального МДН транзистора з алюмінієвим заслоном зображена на рис. 1.33. Вихідним матеріалом є силіцій p – типу провідності з орієнтацією (100) і рівнем легування акцепторною домішкою N_A = 1,1.10²¹ ат/м³. Схема технологічного процесу зображена на рис. 1.34.

На поверхні пластини термічним оксидуванням нарощують товстий шар діоксида силіцію (приблизно 1,2 мкм) (рис. 1.34, а) для створення маски під локальну дифузію домішок і забезпечення необхідної паразитної порогової напруги діоксиду силіцію.

Виконують першу фотолітографію, відкривають вікна в діоксиді силіцію для локалізації областей витоку і стоку (рис. 1.34, б). Через відкриті вікна в діоксиді силіцію проводять локальну дифузію донорної домішки (фосфор) (рис. 1.34, в). Дифузію виконують у дві стадії. На другій стадії дифузії над поверхнями витоку і стоку нарощують товстий шар діоксида силіцію (рис. 1.34, г).

Виконують другу фотолітографію, відкривають вікна для проведення йонного легування пасивних областей транзисторів (рис. 1.34, д). Через відкриті вікна проводять йонну імплантацію акцепторної домішки в напівпровідникову пластину p – типу провідності. Концентрація акцепторної домішки у приповерхневому шарі складає приблизно N_A = 1.10²³ м^-3. Проводять дифузійне перерозподілення імплантованої домішки з нарощуванням товстого діоксида силіцію (рис. 1.34, е). Йонне легування пасивних областей запобігає створенню каналів між транзисторами, виконує функції ізоляції транзисторів. Якщо не виконувати цієї ТО, то під діоксидом силіцію міже виникнути інверсійний шар n – типу і з’єднати між собою транзистори.

Виконують третю фотолітографію, відкривають вікна над областями каналу і контактів до областей витоку і стоку (рис.1.34, є). Термічним оксидуванням поверхні нарощують тонкий шар діоксида силіцію для підзаслінного діелектрика (рис. 1.34, ж). Товщина діелектрика дорівнює приблизно 100 нм.

Через тонкий шар підзаслінного діелектрика проводять йонну імплантацію бору для регулювання порогової напруги n – канальних транзисторів (рис. 1.34, з). Концентрація акцепторної домішки в області каналу дорівнює приблизно 2.10²² м^-3. Проводять термооброблення пластини для активації імплантованих йонів і відновлення монокристалічної структури пластини, порушеної при імплантації. Без цієї ТО приповерхневий шар напівпровідника в області каналу мав би n – тип провідності, тобто створювався МДН транзистор із убудованим каналом. Збільшення концентрації домішки в каналі призводить до зменшення рухливості електронів і збільшення ємності p – n – переходу між каналом і основою. Якщо названі фактори є критичними, то без йонного легування можна обійтись, регулюючи порогову напругу транзистора зворотним зміщенням основи відносно витоку.

Виконують четверту фотолітографію, відкривають вікна під контакти до областей витоку і стоку (рис. 1.34, и). На поверхню пластини наносять шар металізації (алюміній) і виконують п’яту фотолітографію, створюють контакти до областей витоку і стоку, комутаційні провідники і контактні площинки (рис. 1.34, і). Між металевим заслоном і областями витоку і стоку повинно бути достатнє перекриття для компенсації допусків суміщення. Проте чим більше таке перекриття, тим більшою буде ємність заслін – стік і заслін – витік, що стримуватиме швидкодію транзисторів.

На поверхню пластини наносять шар діоксиду силіцію, який захищає поверхню кристалу від механічних і електричних ушкоджень. Проводять шосту фотолітографію, відкривають вікна в пасивуючому шарі діоксиду силіцію над зовнішніми контактними площинками.

Визначимо порогову напругу МДН транзистора, створеного за цією технологією, і паразитну порогову напругу діоксиду силіцію. Для цього скористаємося рівняннями (1.1) – (1.5), урахувавши зміну типу провідності напівпровідника. Порогову напругу розраховують за виразом:

,

(1.12)

де потенціал метал – напівпровідник; - поверхневий потенціал; - густина заряду в оксидному шарі перехідної області Si – SiO₂ ; - густина заряду в ОПЗ напівпровідникової основи; - питомий опір підзаслінного діелектрика.

Значення залежить від матеріалу заслону (алюміній) і рівня легування пластини

,

(1.13)

де - потенціал Фермі в напівпровіднику p – типу провідності, а - концентрація легуючої акцепторної домішки в області каналу; - тепловий потенціал; м^-3 – концентрація електронів у власному напівпровіднику.

Поверхневий потенціал залежить від рівня легування області каналу акцепторною домішкою

.

(1.14)

Густина заряду в перехідній області Si – SiO₂ залежить від кристалографічної орієнтації пластини і умов оксидування

.

(1.15)

Густина заряду в області просторового заряду залежить від рівня легування пластини

.

(1.16)

Для силіцію з кристалографічною орієнтацією пластини (100) густина поверхневих станів у перехідному шарі Si – SiO₂ складає 910¹⁴ м^-2 . Тому густина заряду в діоксиді силіцію для орієнтації (100)

Кл/м2 .

Оскільки концентрація акцепторної домішки в області каналу м^-3 , а товщина підзаслінного діелектрика мкм, то

В,

= - 0,966 В,

= 0,732 В,

= 7,0610-4 Кл/м2 ,

Ф/м2 .

Порогова напруга n – канального МДН транзистора, створеного в силіції із кристалографічною орієнтацією (100)

В.

Якщо кристал заземлити, то МДН транзистор відкриється за напруги на заслоні +1,58 В.

Для розрахунків паразитної порогової напруги діоксиду силіцію скористаємося виразами (1.12) – (1.16) урахувавши, що концентрація акцепторної домішки за межами транзистора N_AП = 1.10²³ м^-3, а товщина діоксиду силіцію на пасивних областях дорівнює 1,2 мкм.

В,

 - 1,01 В,

 0,82 В,

= 1,6710-3 Кл/м2 ,

Ф/м2 .

Паразитна порогова напруга діоксиду силіцію на пасивних областях транзистора

В.

Обмежувач каналу не буде проводити електричний струм, якщо напруга на алюмінієвому провіднику, що знаходиться на товстому діоксидному шарі силіцію над пасивними областями буде меншою 51,5 В.

Якщо не проводити йонної імплантації бора в області каналу польового транзистора і в пасивні області між транзисторами, то концентрація акцепторної домішки в області каналу і в пасивних областях між транзисторами залишиться незмінною і рівною 1,110²¹ м^-3. Для вибраної силіцієвої пластини з орієнтацією (100) основні складові порогової напруги польового транзистора набудуть значень:

В,

= - 0,89 В,

= 0,58 В,

= 1,4710-4 Кл/м2 ,

Кл/м2 .

Ф/м2 ,

а порогова напруга польового транзистора

В.

n – Канальний транзистор буде мати убудований канал з пороговою напругою – 0,3 В. Якщо не проводити йонної імплантації акцепторної домішки в область каналу під заслоном приповерхневий шар силіцію буде n – типу провідності і з’єднуватиме області витоку і стоку між собою.

2. Товстооксидна низькопорогова технологія із самосуміщеним полікристалічним силіцієвим заслоном і йонним легуванням пасивних областей і області каналу. При виготовленні МДН транзисторів із алюмінієвими заслонами довжина каналу транзистора залежить від розміру каналу на фотошаблоні, який використовують для створення областей витоку і стоку. Заслін транзистора створюють на наступних ТО після формування стоку і витоку. Щоб забезпечити нормальне функціонування транзистора, заслін повинен перекривати області витоку і стоку. Тому при створенні заслону необхідно компенсувати можливі похибки суміщення фотошаблонів. Надлишкове перекриття областей збільшує ємність заслін – стік і заслін – витік, а це зменшує швидкодію транзистора і збільшує негативний зворотний зв’язок між стоком і заслоном.

Технологія n – канальних МДН мікросхем із полікристалічними силіцієвими заслонами дозволяє створити мікросхеми із низьким значенням порогової напруги, зменшеною довжиною каналу транзистора і зменшеною ємністю заслін - стік і заслін – витік. Основними досягненнями такої технології є: зменшення розмірів МДН транзисторів, збільшення щільності упакування елементів, збільшення ступеня інтеграції і швидкості перемикання.

Заслін із полікристалічного силіцію крім зменшення порогової напруги дає ще технологічні переваги. На відміну від алюмінію, полікристалічний силіцій витримує високі температури, що дозволило перебудувати технологічний процес виробництва МДН мікросхем: спочатку створюють заслін із підзаслінним діелектриком, а після - формують області стоку і витоку, маскою для яких слугує заслін. Як наслідок, області витоку і стоку створюються самосуміщенням із заслоном.

Схема технологічного процесу виготовлення n – канальних МДН інтегрованих мікросхем за товстооксидною низькопороговою технологією із самосуміщенням полікристалічного силіцієвого заслону із областями стоку і витоку і йонним легуванням пасивних областей і каналу зображена на рис. 1.35.

Вихідним матеріалом є силіцій p – типу провідності з орієнтацією (100) і рівнем легування акцепторною домішкою N_A = 1,1.10²¹ ат/м³. На поверхні пластини термічним оксидуванням нарощують товстий шар діоксиду силіцію (приблизно 1,2 мкм) (рис. 1.35, а) для створення маски під локальну дифузію домішок і забезпечення необхідної паразитної порогової напруги діоксида силіцію.

Виконують першу фотолітографію, відкривають вікна в діоксиді силіцію над пасивними областями кристалу за межами областей, в яких будуть розміщені транзистори (рис. 1.35, б). Через відкриті вікна проводять йонну імплантацію акцепторної домішки в напівпровідникову пластину p – типу провідності, створюючи захисні кільця навколо транзисторів. Концентрація акцепторної домішки у приповерхневому шарі в місцях проведення йонної імплантації складає приблизно N_A = 1.10²³ м^-3. Проводять дифузійне перерозподілення імплантованої домішки з нарощуванням товстого діоксиду силіцію (рис. 1.35, в). Йонне легування пасивних областей запобігає створенню каналів між транзисторами, виконує функції ізоляції транзисторів. Якщо не виконувати цієї ТО, то під діоксидом силіцію може виникнути інверсійний шар n – типу і з’єднати між собою сусідні транзистори.

Виконують другу фотолітографію, відкривають вікна в місцях розміщення транзисторів (рис. 1.35, г). Проводять хімічне очищення поверхні пластини і термічним оксидуванням нарощують підзаслінний діелектрик (рис. 1.35, д). Товщина діелектрика приблизно 100 нм. Через тонкий шар підзаслінного діелектрика проводять йонну імплантацію бору для регулювання порогової напруги n – канальних транзисторів (рис. 1.35, е). Концентрація акцепторної домішки в області каналу дорівнює приблизно 2.10²² м^-3. Проводять термооброблення пластини для активації імплантованих йонів і відновлення монокристалічної структури пластини, порушеної при імплантації. Без цієї ТО приповерхневий шар напівпровідника в області каналу мав би n – тип провідності, тобто створювався МДН транзистор із убудованим каналом. Збільшення концентрації домішки в каналі призводить до зменшення рухливості електронів і збільшення ємності p – n – переходу між каналом і основою. Якщо названі фактори є критичними, то без йонного легування можна обійтись, регулюючи порогову напругу транзистора зворотним зміщенням основи відносно витоку.

На поверхню пластини осаджують полікристалічний силіцій, товщиною 0,5 – 0,7 мкм (рис. 1.35, є). Виконують третю фотолітографію, із незахищених фоторезистною маскою областей видаляють полікристалічний силіцій і тонкий шар діоксиду силіцію, відкриваючи вікна під області витоку і стоку (рис. 1.35, ж). На поверхні кристалу створюють полікристалічні заслони, під якими знаходиться тонкий підзаслінний діелектрик.

Через відкриті вікна в діоксиді силіцію проводять локальну дифузію донорної домішки (фосфор) в області витоку і стоку. Після дифузії на поверхню пластини наносять із парогазової фази товстий шар діоксиду силіцію, який вирівнює рельєф поверхні кристалу (рис. 1.35, з).

В процесі дифузії відбувається самосуміщення областей витоку і стоку із заслоном. Перекриття заслоном областей витоку і стоку визначається лише величиною підоксидної бокової дифузії. Оскільки основні високотемпературні ТО виконують до створення областей n – типу, глибина дифузії може бути малою (приблизно 0,25 – 0,5 мкм). Одночасно із створенням областей стоку і витоку легують фосфором заслін із полікристалічного силіцію. Тому полікристалічний силіцій має малий поверхневий опір і може використовуватись як додатковий провідниковий шар для виконання міжз’єднань.

Виконують четверту фотолітографію, відкривають вікна під контакти до областей витоку, стоку і заслону (рис. 1.35, и). На поверхню пластини наносять шар металізації і виконують п’яту фотолітографію, створюють контакти до областей стоку і витоку, комутаційні провідники і контактні площинки (рис. 1.35, і). Алюмінієві провідники можуть проходити над полікристалічними провідниками і навіть над заслонами транзисторів. Ємність між металом і полікристалічним силіцієм досить мала, як і ємність між металом і n – областями, оскільки шар діоксида силіцію має однакову товщину.

На поверхню пластини наносять шар діоксида силіцію, який захищає поверхню кристалу від механічних і електричних ушкоджень. Проводять шосту фотолітографію, відкривають вікна в пасивуючому шарі діоксида силіцію над зовнішніми контактними площинками.

Розглянемо, як зміниться розрахунок порогової напруги, якщо використовувати для заслону силіцій. Для порівняння двох останніх технологій приймемо, що товщина підзаслінного діелектрика, рівень легування основи і області каналу однакові з технологією із металевим заслоном: товщина підзаслінного діелектрика мкм, концентрація домішки в області каналу м^-3 , концентрація акцепторної домішки за межами транзистора N_AП = 1.10²³ м^-3. У рівнянні для порогової напруги

значення складових , не зміняться. Значення термодинамічної роботи виходу із силіцієвого заслону в зону провідності діоксида силіцію буде іншим, ніж для алюмінію. Тому значення потенціалу буде іншим. Приймемо, що заслін із полікристалічного силіцію має таку ж структуру енергетичних зон, як і монокристалічний силіцій. Концентрація донорної домішки в заслоні рівна концентрації домішки в області витоку або стоку ат / м³ . Значення потенціала Фермі в силіції заслону і основи

В	(1.17)
В.	(1.18)

Робота виходу електрона із силіцієвого заслону n – типу провідності в SiO₂

еВ.

(1.19)

Робота виходу електрона із силіцієвої основи p – типу провідності в SiO₂

еВ.

(1.20)

Різниця робіт виходу електрона із заслону в зону провідності SiO₂ і із основи в зону провідності SiO₂

еВ.

(1.21)

Значення потенціала В для силіцієвого заслону n – типу провідності. Порогова напруга n – канального транзистора із силіцієвим заслоном n – типу провідності

В.

(1.22)

Транзистор відкривається за напруги на заслоні +1,64 В при умові, що основа і витік заземлені.

Оскільки області n-типу стоку і витоку створюють дифузією, то величина підоксидної бокової дифузії буде для сучасних вимог за швидкодією досить великою, заслін перекриватиме області стоку і витоку, створюючи паразитні ємності . Якщо області n-типу стоку і витоку створюють йонним легуванням, то величина бокової підоксидної дифузії буде значно меншою. Паразитні ємності між заслоном і стоком та заслоном і витоком значно зменшаться, а частотні властивості поліпшаться.

3. Товстооксидна низькопорогова технологія із самосуміщеним полікристалічним силіцієвим заслоном, йонним легуванням областей стоку і витоку і ізоляцією елементів методом локального оксидування LOCOS. Схема технологічного процесу виробництва n – канальних мікросхем за цією технологією зображена на рис. 1.36.

Для виготовлення інтегрованих мікросхем використовують пластини монокристалічного силіцію p – типу провідності з кристалографічною орієнтацією (100) і питомим опором 4,5.10^-2 Ом.м. Після якісного хімічного очищення на поверхні пластини термічним оксидуванням нарощують діоксид силіцію і осаджують шар нітриду силіцію (рис. 1.36, а). Нітрид силіцію наносять на поверхню пластини для проведення локального оксидування.

Виконують першу фотолітографію: на поверхню пластини наносять шар фоторезисту, в якому відкривають вікна під ізолювальні області. Утворений у фоторезисті малюнок топологічного шару переносять на шар нітриду і діоксиду силіцію. Через відкриті вікна в фоторезисті з незахищених областей пластини видаляють нітрид силіцію і діоксид силіцію (рис. 1.36, б). Із поверхні пластини знімають фоторезист і проводять хімічне очищення пластини.

Через захисну двошарову структуру із нітриду силіцію і діоксиду силіцію реалізують йонну імплантацію бора дозою біля 1.10¹⁷ м^-2 (рис. 1.36, в). Імплантацію бора виконують для створення обмежувачів каналів (захисних кілець) навколо транзисторів з метою попередження утворення паразитних каналів зв’язку між сусідніми транзисторами, які можуть утворитися під товстими ізолювальними областями із діоксиду силіцію.

Крізь маску із діоксиду і нітриду силіцію виконують локальне глибоке термічне оксидування пластини силіцію в місцях проведення йонної імплантації бора (рис. 1.36, г) для створення ізолювальних розділювальних областей. Діоксид силіцію буде рости як вверх (приблизно 56 %), так і вниз (приблизно 44 %) від поверхні пластини. Межі розділювальних областей із діоксиду силіцію створюють вікна, в яких розміщуватимуть транзистори.

Із поверхні пластини в гарячій фосфорній кислоті видаляють нітрид силіцію, а після у водному розчині фтористо – водневої кислоти – діоксид силіцію. Проводять хімічне очищення пластини і в атмосфері сухого оксигену виконують термічне оксидування поверхі для створення тонкого підзаслінного діелектрика (рис. 1.36, д).

Крізь шар підзаслінного діелектрика проводять імплантацію іонів бора в приповерхневий шар напівпровідника для корекції порогової напруги польових транзисторів (рис. 1.36, е). У приповерхневому шарі напівпровідникової пластини створюють шар з підвищеним рівнем легування акцепторною домішкою.

На поверхню пластини наносять шар полікрикристалічного силіцію (рис. 1.36, є).

Виконують другу фотолітографію: на поверхню пластини наносять шар фоторезисту, відкривають вікна в фоторезистивній плівці, через які видаляють полікристалічний силіцій і тонкий шар діоксиду силіцію. Полікристалічний силіцій і тонкий шар діоксиду силіцію залишають лише на місцях заслонів (рис. 1.36, ж).

Йонною імплантацією донорної домішки без додаткової маски створюють області стоку і витоку (рис. 1.36, з) і одночасно легують донорами заслони і полісиліцієві провідники, зменшуючи їх опір. Як донорну домішку використовують арсен з енергією йонного потоку приблизно 150 – 200 кеВ і високою дозою легування 1.10¹⁹ м^-2 .

Хімічним паровим осадженням на поверхню пластини наносять шар діоксида силіцію з оксидом фосфору, який захищає поверхню пластини і згладжує крутість країв ізолювальних областей локального оксидування (рис. 1.36, і).

Виконують третю фотолітографію. У захисному шарі діоксида силіцію створюють контактні вікна до областей стоку, витоку, заслону і провідників (рис. 1.36, и). Вакуумним термічним випаровуванням на поверхню пластини наносять провідникову плівку (рис. 1.36, к). Проводять четверту фотолітографію, створюють систему комутаційних провідників (рис. 1.36, л). Виконують дифузію мікросплавлення для створення доброго контакту між провідником і силіцієм.

На поверхню створеної структури наносять захисний шар діоксиду силіцію і п’ятою фотолітографією відкривають вікна для зовнішніх контактних площинок мікросхеми.

Структура і топологія транзистора, виконаного за цією технологією, зображена на рис. 1.37. Використання йонної імплантації для створення областей витоку і стоку покращує електричні і конструкційні характеристики транзисторів і мікросхем:

• зменшуються ємності заслін – стік і заслін – витік;

• зменшується бічна дифузія домішок, що дозволяє зменшити розміри транзисторів;

• максимальна концентрація легуючої домішки в областях витоку і стоку знаходиться на деякій відстані від поверхні, де менше поверхневих дефектів, як наслідок, більша тривалість життя носіїв заряду і більша їх рухливість;

• оскільки максимальна концентрація легуючої домішки знаходиться не на поверхні пластини, то напруга пробивання таких p – n – переходів буде більшою, ніж напруга пробивання дифузійних p – n – переходів.

Технологія n – канальних МДН ІМС із полікристалічними силіцієвими заслонами і йонним легуванням областей стоку і витоку широко використовується у сучасному виробництві ІМС.

4. Товстооксидна низькопорогова технологія із полікристалічним заслоном і транзисторами із убудованими і індукованими каналами із ізоляцією елементів методом локального оксидування LOCOS. Ця технологія розроблена для виготовлення основного елемента цифрових мікросхем – n – МОН інвертора із підсилювальним транзистором із індукованим каналом і навантажувальним транзистором із убудованим каналом (рис. 1.38, а).

Навантаженнями підсилювального транзистора можуть бути: лінійний резистор; нелінійний резистор – МДН – транзистор, що функціонує в області насичення ВАХ; квазілінійний резистор – МДН – транзистор, що функціонує в лінійній області ВАХ; транзистор з убудованим каналом або з D – навантаженням ( від англійського слова depletion – збіднення) і особливе комплементарне навантаження – інвертор із комплементарним навантаженням.

Якщо в схемах інверторів навантажувальний МДН - транзистор із індукованим каналом замінити на МДН – транзистор із убудованим каналом, залишивши без змін вхідні транзистори із індукованим каналом, можна зменшити розміри інвертора на кристалі і збільшити швидкодію схеми. Звичайно, такі зміни ускладнять технологічний процес виробництва мікросхеми і зростає споживана потужність.

n – Канальний МДН – транзистор із убудованим каналом відрізняється від n – канального транзистора з індукованим каналом. Сутність відмінностей у тому, що канал між стоком і витоком створюється тонким шаром n – типу провідності йонною імплантацією донорної домішки через тонкий шар підзаслінного діелектрика в області під заслоном (рис. 1.38, б). Якщо подати на стік позитивний потенціал відносно витоку, то по каналу потече електричний струм, якщо навіть на заслоні транзистора відносно витоку буде нульовий потенціал. Із збільшенням позитивного потенціалу на заслоні концентрація носіїв у каналі буде зростати і струм збільшиться. І навпаки, зменшення потенціалу на заслоні призведе до зменшення струму в каналі. Якщо потенціал на заслоні стає нижче порогового, канал зникає і струм через транзистор не протікає. Залежність струму в каналі від напруги на заслоні відносно витоку зображена на рис. 1.38, в.

У інвертора на МДН – транзисторах із D – навантаженням обидва транзистори одного типу провідності; це можуть бути, як n – канальні, так і p – канальні транзистори.

При зменшенні вхідної напруги, вихідна напруга інвертора з D – навантаженням (характеристика D на рис. 1.39, а) зростає швидше, ніж у інвертора з лінійним навантажувальним резистором (характеристика R) і в інвертора з квазілінійним навантаженням з транзистором із індукованим каналом (характеристика Е). Це забезпечується постійним значенням струму у великому діапазоні вихідної напруги (рис. 1.39, б), тоді як струми і зменшуються із збільшенням вихідної напруги.

З цієї властивості інвертор з D – навантаженням має більшу швидкодію, ніж інвертори з резистивним навантаженням і квазілінійним навантажувальним транзистором із індукованим каналом. При однаковій споживаній потужності швидкодія інвертора з D – навантаженням збільшується в декілька разів (рис. 1.39, в).

Перепад напруг у інвертора з D – навантаженням більше, ніж у інверторів з МДН – навантаженням із індукованим каналом, оскільки у останніх на транзисторі навантаження створюється падіння напруги, коли вхідний транзистор закритий. Вихідна напруга інвертора з D – навантаженням практично рівна напрузі джерела живлення. Крім того передавальна характеристика інвертора з D – навантаженням має різкий спад (рис. 1.39, а), що підвищує його завадостійкість у порівнянні з іншими інверторами. МДН – транзистор із убудованим каналом як навантаження інвертора, займає лише 40 % площі, необхідної для розміщення МДН – транзистора з індукованим каналом.

З названих причин, сформульованих на основі аналізу роботи і конструкції інверторів з різними навантаженнями, логічні елементи (не тільки інвертори) з D – навантаженнями широко застосовуються в мікросхемотехніці цифрових інтегрованих мікросхем.

Ураховуючи названі вище переваги інверторів із D – навантаженнями розроблено спеціальна технологія їх виробництва.

Схема технологічного процесу виробництва n – канального МДН – інвертора з D – навантаженням зображена на рис. 1.40. Для виготовлення інтегрованих мікросхем, створених на основі n – канальних МДН – інверторів з D – навантаженням використовують пластини монокристалічного силіцію p – типу провідності з кристалографічною орієнтацією (100) і питомим опором 4,5.10^-2 Ом.м. Після якісного хімічного очищення на поверхні пластини термічним оксидуванням нарощують діоксид силіцію і осаджують шар нітриду силіцію (рис. 1.40, а). Нітрид силіцію наносять на поверхню пластини для проведення локального оксидування. Виконують першу фотолітографію: на поверхню пластини наносять шар фоторезисту, в якому відкривають вікна під ізолювальні області.

Утворений у фоторезисті малюнок топологічного шару переносять на шар нітриду і діоксиду силіцію. Через відкриті вікна в фоторезисті з незахищених областей пластини видаляють нітрид силіцію і діоксид силіцію (рис. 1.40, б). Із поверхні пластини знімають фоторезист і проводять хімічне очищення пластини. Через захисну двошарову структуру із нітриду силіцію і діоксиду силіцію реалізують йонну імплантацію бора дозою біля 1.10¹⁷ м^-2 (рис. 1.40, б). Імплантацію бора виконують для створення обмежувачів каналів (захисних кілець) навколо транзисторів з метою попередження утворення паразитних каналів зв’язку між сусідніми транзисторами, які можуть утворитися під товстими ізолювальними областями із діоксиду силіцію.

Крізь маску із діоксиду і нітриду силіцію виконують локальне глибоке термічне оксидування пластини силіцію в місцях проведення йонної імплантації бора (рис. 1.40, в) для створення ізолювальних розділювальних областей. Діоксид силіцію буде рости як вверх (приблизно 56 %), так і вниз (приблизно 44 %) від поверхні пластини. Межі розділювальних областей із діоксиду силіцію створюють вікна, в яких розміщуватимуть транзистори.

Із поверхні пластини в гарячій фосфорній кислоті видаляють нітрид силіцію, а після у водному розчині фтористо – водневої кислоти – діоксид силіцію. Проводять хімічне очищення пластини і в атмосфері сухого оксигену виконують термічне оксидування поверхі для створення тонкого підзаслінного діелектрика (рис. 1.40, г). Крізь шар підзаслінного діелектрика проводять імплантацію іонів бора в приповерхневий шар напівпровідника для корекції порогової напруги підсилювального польового транзистора (рис. 1.40, г). У приповерхневому шарі напівпровідникової пластини створюють шар з підвищеним рівнем легування акцепторною домішкою.

Виконують другу фотолітографію: на поверхню пластини наносять шар фоторезисту, відкривають вікна над областями, де будуть створені навантажувальні транзистори. Через створені в фоторезисті вікна виконують імплантацію йонів фосфору для корекції порогової напруги навантажувальних транзисторів (рис. 1.40, д). Знімають фоторезист і виконують хімічне очищення поверхні пластини.

На поверхню пластини наносять шар полікрикристалічного силіцію (рис. 1.40, е).

Виконують третю фотолітографію: на поверхню пластини наносять шар фоторезисту, відкривають вікна в фоторезистивній плівці, через які видаляють полікристалічний силіцій і тонкий шар діоксиду силіцію. Полікристалічний силіцій і тонкий шар діоксиду силіцію залишають лише на місцях заслонів (рис. 1.40, є).

Йонною імплантацією донорної домішки без додаткової маски створюють області стоку і витоку (рис. 1.40, ж) і одночасно легують донорами заслони і полісиліцієві провідники, зменшуючи їх опір. Як донорну домішку використовують арсен з енергією йонного потоку приблизно 150 – 200 кеВ і високою дозою легування 1.10¹⁹ м^-2 . Області стоку і витоку в інших технологічних схемах створюють дифузією фосфору. Одночасно з проведенням дифузії фосфору відбувається відпал радіаційних дефектів, що виникають при йонній імплантації.

Хімічним паровим осадженням на поверхню пластини наносять шар діоксиду силіцію з оксидом фосфору, який захищає поверхню пластини і згладжує крутість країв ізолювальних областей локального оксидування (рис. 1.40, ж).

Виконують четверту фотолітографію. У захисному шарі діоксида силіцію відкривають контактні вікна до областей стоку, витоку, заслону і провідників (рис. 1.40, з).

Вакуумним термічним випаровуванням на поверхню пластини наносять провідникову плівку. Проводять п’яту фотолітографію, створюють систему комутаційних провідників (рис. 1.40, і). Виконують дифузію мікросплавлення для створення доброго контакту між провідником і силіцієм.

На поверхню створеної структури наносять захисний шар діоксиду силіцію і шостою фотолітографією відкривають вікна для зовнішніх контактних площинок мікросхеми.

5. Товстооксидна технологія виробництва МДН ІМС подвійною дифузією. Метод подвійної дифузії, застосовуваний для виготовлення МДН ІМС, дозволяє зменшити довжину каналу МДН транзистора використовуючи традиційні технологічні процеси і перш за все - технологічні процеси формотворення. Це зазвичай фотолітографія. Частотні властивості і швидкодія n – канального транзистора залежать від довжини каналу і паразитної ємності транзистора і збільшуються при їх зменшенні. Технологія МДН мікросхем подвійною дифузією дозволяє як зменшити довжину каналу транзистора, так і паразитну ємність.

Інтегровані мікросхеми створені за такою технологією називають ДМДН – ІМС, а відповідні транзистори – Д-МДН – транзисторами.

Із зменшенням довжини каналу зростає передавальна провідність транзистора, а чим більша передавальна провідність, тим більшим буде коефіцієнт підсилення за напругою і добуток коефіцієнта підсилення на смугу частот. Крім того зростає струм між витоком і стоком, а це значить зростає навантажувальна здатність транзистора. Деякі типи МДН - транзисторів з V – подібними канавками, вертикальні транзистори з подвійною дифузією проектують на струми до 10 А.

Схема технологічного процесу виробництва Д – МДН – мікросхем із n – канальними транзисторами зображена на рис. 1.41. Для виготовлення інтегрованих мікросхем використовують пластини монокристалічного силіцію p – типу провідності з нанесеними на поверхню епітаксійними плівками n – типу провідності з кристалографічною орієнтацією (100) і низьким рівнем легування донорною домішкою (питомий опір приблизно рівний 0,1 Ом.м). Для створення мікросхем можна використовувати пластини або епітаксійні плівки p – типу провідності. У такій технології забезпечується добра самоізоляція транзисторів і їх частіше використовують для цифрових мікросхем. Після якісного хімічного очищення на поверхні пластини термічним оксидуванням нарощують діоксид силіцію і осаджують шар нітриду силіцію (рис. 1.41, а). Нітрид силіцію наносять на поверхню пластини для проведення локального оксидування.

Виконують першу фотолітографію: на поверхню пластини наносять шар фоторезисту, в якому відкривають вікна під ізолювальні області. Утворений у фоторезисті малюнок топологічного шару переносять на шар нітриду і діоксиду силіцію. Через відкриті вікна в фоторезисті з незахищених областей пластини видаляють нітрид силіцію і діоксид силіцію (рис. 1.41, б). Із поверхні пластини знімають фоторезист і проводять хімічне очищення пластини.

Через вікна в двошаровій структурі із нітриду силіцію і діоксиду силіцію видаляють приблизно 55 % товщини епітаксійного шару n – типу і виконують йонну імплантацію бора дозою біля 1.10¹⁷ м^-2 (рис. 1.41, в). Імплантацію бора реалізують для створення обмежувачів каналів (захисних кілець) навколо транзисторів з метою попередження утворення паразитних каналів зв’язку між сусідніми транзисторами, які можуть утворитися під товстими ізолювальними областями із діоксиду силіцію.

Крізь маску із діоксиду і нітриду силіцію виконують локальне глибоке термічне оксидування пластини силіцію в місцях проведення йонної імплантації бора (рис. 1.41, г) для створення ізолювальних розділювальних областей. Діоксид силіцію буде рости як вверх (приблизно 56 %), так і вниз (приблизно 44 %) від поверхні пластини. Області підвищеного рівня легування акцепторною домішкою при оксидуванні будуть витіснятись вглиб епітаксійної плівки, пройдуть крізь неї і локалізуються в пластині p – типу. Межі розділювальних областей із діоксиду силіцію створюють вікна, в яких розміщуватимуть транзистори.

Із поверхні пластини в гарячій фосфорній кислоті видаляють нітрид силіцію, а після у водному розчині фтористо – водневої кислоти – діоксид силіцію. Проводять хімічне очищення пластини і в атмосфері сухого оксигену виконують термічне оксидування поверхні для створення тонкого підзаслінного діелектрика (рис. 1.41, д).

На поверхню пластини наносять шар полікрикристалічного силіцію (рис. 1.41, е).

Виконують другу фотолітографію: на поверхню пластини наносять шар фоторезисту, відкривають вікна в фоторезистивній плівці, через які видаляють полікристалічний силіцій і тонкий шар діоксиду силіцію. З поверхні пластини знімають фоторезист і виконують хімічне очищення пластини. (рис. 1.41, є). У відкриті вікна виконують подвійну дифузію спочатку акцепторної домішки, а після – донорної. Як тільки створено вікно для виконання подвійної дифузії, самий відповідальний параметр МДН – транзистора, довжина каналу транзистора, залежатиме лише від параметрів дифузії. Похибки маскування, експонування і травлення виключаються.

Через створену на поверхні пластини маску виконують дифузію акцепторної домішки на глибину 0,5 – 3 мкм. Дифузія може бути одноступенева або двоступенева. У відкритих вікнах на поверхні пластини утворюється шар діоксиду силіцію. Бокова дифузія акцепторної домішки створюватиме канал транзистора (рис. 1.41, ж). Із поверхні пластини видаляють боросилікатне скло.

Виконують третю фотолітографію: на поверхню пластини наносять шар фоторезисту, відкривають вікна в фоторезистивній плівці, через які видаляють полікристалічний силіцій і тонкий шар діоксиду силіцію. На пластині залишаються полікристалічні заслони і провідники і діоксидні плівки під ними. З поверхні пластини знімають фоторезист і виконують хімічне очищення пластини. (рис. 1.41, з).

Дифузією донорної домішки без додаткової маски створюють області стоку і витоку (рис. 1.41, и) і одночасно легують донорами заслони і полісиліцієві провідники, зменшуючи їх опір. Як донорну домішку використовують арсен або фосфор. Дифузія може бути як одно - , так і двостадійною. Якщо дифузію виконують двостадійно, то на поверхні нарощується шар діоксиду силіцію. Області стоку і витоку створюють також йонною імплантацією.

Хімічним паровим осадженням на поверхню пластини наносять шар діоксида силіцію, який захищає поверхню пластини. Виконують четверту фотолітографію. У захисному шарі діоксиду силіцію створюють контактні вікна до областей стоку, витоку, заслону і провідників. Вакуумним термічним випаровуванням на поверхню пластини наносять провідникову плівку. Проводять п’яту фотолітографію, створюють систему комутаційних провідників (рис. 1.41, і). Виконують дифузію мікросплавлення для створення доброго контакту між провідником і силіцієм.

На поверхню створеної структури наносять захисний шар діоксиду силіцію і шостою фотолітографією відкривають вікна для зовнішніх контактних площинок мікросхеми.

Як зображено на рис. 1.41, довжина каналу в таких транзисторів дорівнює відстані по горизонталі між p – n⁺ - переходом витоку і p - n – переходом на межі з основою. Довжина каналу залежить від глибини переходів, створюваних дифузією домішок n⁺- і p – типу. Оскільки межа n⁺ - дифузійної області проходить паралельно другій області p – типу провідності, то довжина каналу транзистора залежить від тих факторів, що товщина області бази в біполярному транзисторі: коефіцієнтів дифузії домішок, тривалості процесів, поверхневої розчинності дифузантів і ін.

Оскільки ДМДН – транзистор виконано в слабколегованому епітаксійному шарі n – типу і є достатньо місця для розширення збідненого шару між дифузійною областю p – типу і n⁺ - областю стоку, напруга пробивання між витоком і стоком велика.

Паразитна ємність заслону створюється практично лише на витоковому боці і ураховуючи, що домішки дифундують у боковому напрямі під маску на значно меншу відстань, то вона технологічно може бути доведена до мінімуму, застосувавши йонну імплантацію для створення областей стоку і витоку.

Для розглянутих вище технологій якість шаблонів, нестабільність режимів експонування і травлення можуть помітно впливати на довжину каналу. Технологія подвійної дифузії дозволяє отримувати канали МДН – транзисторів від 2 до 0,2 мкм. Значення довжини каналу L регулюють з високою точністю.

Оскільки порогову напругу в Д – МДН – транзисторах можна задавати, змінюючи концентрацію і розподілення домішок у короткому каналі, то незалежно від типу провідності основи, за розглянутою технологією можна виготовляти транзистори як із індукованим, так і убудованим каналом. Це дає можливість створювати логічні елементи цифрових мікросхем із D – навантаженням, які мають кращі перемикальні властивості. Завдяки можливості вибору пластин з різним типом провідності і дифундуючих домішок, на одній пластині створюють ІМС на біполярних і польових транзисторах.

На рис. 1.42. зображено структури Д – МДН – транзисторів на силіцієвій основі p – типу провідності і в епітаксійній плівці на монокристалічному сапфірі. Транзистори , виконані в силіцієвій плівці на діелектричній основі, мають мінімальні паразитні ємності, високі робочі напруги і швидкодію.

6.Ізопланарна товстооксидна низькопорогова технологія із самосуміщеним полікристалічним силіцієвим заслоном і йонним легуванням високоомних продовжень областей стоку і витоку. Транзистори надвеликих інтегрованих мікросхем за малих розмірів повинні мати стабільну порогову напругу, яка не залежить від напруги стік – витік транзистора, малі опори областей стоку і витоку, малі ємності p – n – переходів стік – основа і витік – основа при досить високих напругах пробивання переходів, високі напруги перемикання областей стоку і витоку. Не повинно бути інжекції гарячих електронів у діелектрик. Для структур, розглянутих вище, ці вимоги протирічать одна одній. Наприклад, для збільшення напруги пробивання переходів необхідно збільшувати глибину переходів, а для збільшення напруги перемикання областей транзистора необхідно її зменшувати. Для зменшення опору областей стоку і витоку необхідно збільшувати рівень легування цих областей, але одночасно зменшується напруга пробивання переходів. Якщо зменшувати концентрацію акцепторів у основі будуть зменшуватись ємності p – n – переходів, проте одночасно буде зменшуватись напруга перемикання областей стік – витік. У технології n – канального МДН – транзистора, яка буде розглянута нижче, ці протиріччя ослаблені, а параметри покращені. Схема технологічного процесу виробництва n – канальних мікросхем зображена на рис. 1.43.

Для виготовлення інтегрованих мікросхем використовують слабколеговані пластини монокристалічного силіцію p – типу провідності з кристалографічною орієнтацією (100) і концентрацією акцепторної домішки N_A = 1.10²¹ м^-3. На пластинах з таким рівнем легування отримують малі значення ємності p – n – переходів стік – основа і витік – основа. Після якісного хімічного очищення на поверхні пластини термічним оксидуванням нарощують діоксид силіцію і осаджують шар нітриду силіцію (рис. 1.43, а). Нітрид силіцію наносять на поверхню пластини для проведення локального оксидування.

Виконують першу фотолітографію: на поверхню пластини наносять шар фоторезисту, в якому відкривають вікна під ізолювальні області. Утворений у фоторезисті малюнок топологічного шару переносять на шар нітриду і діоксиду силіцію. Через відкриті вікна в фоторезисті з незахищених областей пластини видаляють нітрид силіцію і діоксид силіцію (рис. 1.43, б).

Із поверхні пластини знімають фоторезистну маску і проводять хімічне очищення пластини. Через маску із Si₃N₄ /SiO₂ реалізують плазмове травлення пластини. Глибина травлення залежить від товщини нарощуваної в ізолювальних областях плівки SiO₂ і складає приблизно 56 відсотків від товщини нарощуваної плівки. Через відкриті вікна в захисній двошаровій структурі із нітриду силіцію і діоксиду силіцію реалізують йонну імплантацію бора дозою біля 1.10¹⁷ м^-2 (рис. 1.43, в). Імплантацію бору виконують для створення обмежувачів каналів (захисних кілець) навколо транзисторів з метою попередження утворення паразитних каналів зв’язку між сусідніми транзисторами, які можуть утворитися під товстими ізолювальними областями із діоксиду силіцію.

Крізь маску із діоксиду і нітриду силіцію виконують локальне глибоке термічне оксидування пластини силіцію в місцях проведення йонної імплантації бору (рис. 1.43, г) для створення ізолювальних розділювальних областей. Діоксид силіцію буде рости як вверх (приблизно 56 %), так і вниз (приблизно 44 %) від поверхні силіцію в ізолювальних областях пластини. Межі розділювальних областей із діоксиду силіцію створюють вікна, в яких розміщуватимуть транзистори. Із поверхні пластини в гарячій фосфорній кислоті видаляють нітрид силіцію, а після у водному розчині фтористо – водневої кислоти – діоксид силіцію.

Проводять хімічне очищення пластини і в атмосфері сухого оксигену виконують термічне оксидування поверхі для створення тонкого (приблизно 0,1.мкм) шару SiO₂. Крізь шар SiO₂ виконують імплантацію іонів бора в приповерхневий шар напівпровідника на глибину приблизно 0,2 мкм. Імплантований шар має підвищену, в порівнянні із основою, концентрацію акцепторної домішки, що забезпечує необхідне значення напруги перемикання областей витоку і стоку (рис. 1.43, д).

Із поверхні пластини видаляють шар діоксиду силіцію, виконують хімічне очищення і хімічним паровим осадженням на поверхню пластини наносять шар діоксида силіцію, який захищає поверхню пластини і згладжує крутість країв ізолювальних областей локального оксидування. Виконують другу фотолітографію для створення вікон під області стоку і витоку: на поверхню пластини наносять шар фоторезисту, відкривають вікна в фоторезистивній плівці, через які видаляють діоксид силіцію. Видаляють фоторезист і виконують хімічне очищення пластин (рис. 1.43, е).

Дифузією донорної домішки через створену маску формують області стоку і витоку Товщина областей складає приблизно 0,5 мкм. Одночасно в процесі виконання дифузії відбувається нарощування діоксида силіцію над областями стоку і витоку. Сильнолеговані області n⁺ - типу забезпечують малий опір областей стоку і витоку (рис. 1.43, є).

Виконують третю фотолітографію. У шарі діоксиду силіцію відкривають вікна під області заслонів транзисторів. Знімають фоторезист і виконують хімічне очищення пластини (рис.1.43, ж).

В атмосфері сухого оксигену виконують термічне оксидування поверхі для створення тонкого (приблизно 0,1.мкм) шару SiO₂. Крізь шар SiO₂ виконують імплантацію іонів бора в приповерхневий шар напівпровідника на глибину приблизно 0,1 мкм. Імплантований шар має підвищену в порівнянні із основою концентрацію акцепторної домішки, що забезпечує необхідне значення порогової напруги транзистора (рис. 1.43, з).

На поверхню пластини осаджують полікристалічний силіцій, товщиною 0,5 – 0,7 мкм. Виконують четверту фотолітографію, із незахищених фоторезистною маскою областей видаляють полікристалічний силіцій, створюючи полікристалічні заслони і відкриваючи вікна під високоомні продовження областей витоку і стоку (рис. 1.43, и).

За спеціальною програмою йонного легування виконують йонну імплантацію донорної домішки в високоомні продовження областей витоку і стоку. Середня концентрація донорної домішки не перевищує 1.10²³ м^-3. Завдяки спеціальній програмі йонного легування створюють плавні p – n – переходи між продовженнями областей стоку і витоку і основою. Одночасно легують донорами заслони і полісиліцієві провідники, зменшуючи їх опір. Як донорну домішку використовують арсен. Плавні p – n – переходи забезпечують досить високі напруги пробивання і запобігають інжекції гарячих електронів у підзаслінний діелектрик. Мала товщина створених шарів (в межах до 0,2 мкм) збільшує напругу перемикання областей стік – витік і стабілізує порогову напругу транзистора. Оскільки довжина цих областей від 0,1 до 0,3 мкм, то вони практично не збільшують опір областей стоку і витоку і площу транзистора.

На поверхню пластини хімічним паровим осадженням наносять шар діоксида силіцію, в ньому п’ятою фотолітографією створюють контактні вікна до областей стоку, витоку і заслону. Вакуумним термічним випаровуванням на поверхню пластини наносять провідникову плівку. Проводять шосту фотолітографію, створюють систему комутаційних провідників (рис. 1.43, к). Виконують дифузію мікросплавлення для створення доброго контакту між провідником і силіцієм.

На поверхню створеної структури наносять захисний шар діоксиду силіцію і сьомою фотолітографією відкривають вікна для зовнішніх контактних площинок мікросхеми.

Схеми технологічних процесів виробництва інтегрованих мікросхем за технологіями “силіцій на сапфірі” і “силіцій на діелектрику” будуть розглянуті в наступному підрозділі, оскільки їх широко використовують для виробництва комплементарних мікросхем і їх розглядають як перспективні для сучасного етапу розвитку технологій із нанометровими розмірами елементів мікросхем.

Висновки.

Розглянуті технологічні процеси виробництва n – канальних інтегрованих мікросхем розроблені на основі розвитку p – канальних технологій і з урахуванням їх кращих технологічних і конструкційних рішень, є сучасними і враховують останні досягнення в розвитку технологій і матеріалів.

Оскільки у n – канальних інтегрованих транзисторів провідність у каналі створюється електронами, які мають більшу рухливість, ніж дірки, то за однакових розмірів транзисторів значення коефіцієнта провідності n - канального транзистора буде у стільки разів більшим , у скільки поверхнева рухливість електронів буде більшою поверхневої рухливості дірок . Тому основні параметри n - канальних транзисторів у стільки ж разів кращі, ніж подібні параметри p – канальних транзисторів і необхідних фіксованих значень струму каналу можна досягти приблизно за двократного зменшення площі транзистора. Зменшення розмірів транзисторів призводить до зменшення ємностей транзистора і збільшення швидкості перемикання.

У сучасних умовах виробництва, n - канальна технологія є визначальною для створення швидкісних мікросхем. Це стало можливим завдяки внесенню у технологічний процес виробництва n - канальних мікросхем дуже важливих змін у порівнянні з першими технологічними спробами.

Використання силіцію з орієнтацією (100) і (110) призвело до зменшення не тільки порогової напруги транзистора, але і до зменшення паразитної порогової напруги діоксиду силіцію в розділювальних областях між транзисторами. Для збільшення цієї напруги були розроблені технології використання йонного легування розділювальних областей або технології створення охоронних кілець для запобігання явища утворення паразитних каналів і перемикання сусідніх транзисторів.

Впровадження в технологічні процеси технології локального оксидування і ізопланарної технології покращило ізоляцію елементів на кристалі, зменшило паразитні ємності і значно зменшило площу транзистора на кристалі.

Наступний прогрес у розвитку технологій n – канальних мікросхем пов’язаний із застосуванням полікристалічного силіцію для створення заслонів. Полікристалічний силіцій здатний витримувати високотемпературні технологічні операції, що дозволило повністю перебудувати технологічний процес виробництва МДН ІМС.

Поєднання полікристалічних заслонів із йонною імплантацією дозволило значно зменшити паразитні ємності перекриття заслоном областей стоку і витоку, зменшити довжину каналу транзистора і, як наслідок, покращити частотні властивості транзисторів і мікросхем в цілому. Використання полікристалічного силіцію призвело до зменшення порогової напруги транзисторів, а це шлях до зменшення напруги живлення і споживаної потужності мікросхем.

Застосування іонного легування каналу дозволило використовувати силіцієві пластини з низьким рівнем легування, що забезпечує високі значення напруг пробивання p – n – переходів основа – витік і основа – стік. Йонне легування області каналу стали використовувавти для регулювання порогової напруги МДН – транзисторів. Йони бору проникають крізь діоксид силіцію під заслоном і збільшують концентрацію домішки в областях каналів n - канальних транзисторів або зменшують концентрацію в основі n - типу для p - канальних транзисторів. Тому для n – канальних транзисторів порогова напруга МДН – транзисторів буде збільшуватись, а для p – канальних – зменшуватись.

Використання йонної імплантації для створення областей витоку і стоку покращує електричні параметри і конструкційні характеристики транзисторів і мікросхем: зменшуються ємності заслін – стік і заслін – витік; зменшується бічна дифузія домішок, що дозволяє зменшити розміри транзисторів, а використання йонної імплантації для створення високоомних продовжень областей стоку і витоку дозволило збільшити напругу перемикання стік – витік або, фіксуючи значення напруги перемикання, зменшити довжину каналу польового транзистора.