1.3.1. Технологічні процеси виробництва p-канальних мікросхем

Першими у виробництві були освоєні інтегровані мікросхеми з каналом p -типу. Тому p - канальна технологія розвивалася першою і стала основою для розвитку інших. Першість у розвитку p - канальної технологія обумовлена тим, що вона дозволяє просто керувати поверхневими властивостями оксидованого силіцію. Типові виробничі зміни густини поверхневих станів, які у p – канальних транзисторів призводять до змінювання порогової напруги, часто бувають достатніми для перетворення n – канальних транзисторів із індукованим каналом у транзистори із убудованим каналом. Хороша повторюваність електричних характеристик транзисторів із індукованими p –каналами стала основою для розроблення на початку 60 – х років минулого століття цифрових інтегрованих мікросхем.

У процесі удосконалення було розроблено декілька варіантів базової технології виготовлення p – канальних мікросхем:

• базова товстооксидна високопорогова технологія з алюмінієвими заслонами;

• товстооксидна низькопорогова технологія з алюмінієвими заслонами;

• товстооксидна низькопорогова технологія із легуванням пасивних областей ;

• товстооксидна низькопорогова технологія із обмежувачами каналу (охоронними кільцями;

• товстооксидна низькопорогова технологія створення структур типу метал – нітрид - оксид – напівпровідник;

• товстооксидна низькопорогова технологія з використанням йонного легування;

• товстооксидна низькопорогова технологія із самосуміщенням заслону і областей стоку і витоку;

• товстооксидна низькопорогова технологія із самосуміщенням полікристалічного силіцієвого заслону; і ін.

Під товстим діелектриком розуміють не шар діоксиду силіцію над пасивними областями пластини, а шар діелектрика (діоксиду силіцію) над областями p – типу.

Спочатку використовували силіцієві пластини з кристалографічною орієнтацією поверхні (111). За такої орієнтації поверхні при створенні підзаслінного діелектрика в перехідному шарі Si – SiO₂ виникає велика густина поверхневих станів (510¹⁵ м^-2). Заряд, що виникає в SiO₂, робить основний внесок у величину порогової напруги транзистора, яка знаходиться у межах від 3 до 6 В. Тому така технологія була названа високопороговою.

Для зменшення порогової напруги МДН транзисторів використовують силіцієві пластини з орієнтацією (100), у яких густина поверхневих станів у перехідному шарі Si – SiO₂ рівна 910¹⁴ м^-2 і порогова напруга буде меншою. Технологія виготовлення ІМС на пластинах із орієнтацією (100) називається низькопороговою.

1. Базова товстооксидна високопорогова p – канальна технологія із алюмінієвими заслонами. Технологічний процес виготовлення МДН мікросхем розділяють на дві частини: виготовлення кристала і складання мікросхем. Схему технологічного процесу виготовлення кристала МДН мікросхеми зображено на рис. 1.25 на прикладі найскладнішого елемента – МДН транзистора.

Вихідним матеріалом для виробництва p - канальних ІМС є високоякісні пластини силіцію n - типу провідності із кристалографічною орієнтацією поверхні (111) і питомим опором (3 – 6)10^-2 Ом м. Вибір питомого опору силіцієвих пластин визначають з урахуванням компромісу між бажанням мати тонкі області просторового заряду навколо p – n – переходів, за яких транзистори займатимуть мінімальну площу, і необхідністю підтримувати на достатньо високому рівні напруги пробивання переходів.

Виконують перше оксидування поверхні. Після якісного очищення на поверхні пластини термічно вирощують високоякісну суцільну плівку діоксиду силіцію товщиною 0,15 - 0,5 мкм (рис. 1.25, а). Плівка діоксида силіцію захищає поверхню напівпровідникової пластини від забруднення сторонніми домішками і забезпечує можливість проведення локальної дифузії. Оксидування поверхні виконують у напівзакритому об’ємі у спеціальних печах, які називають дифузійними. Температуру процесу підтримують з високою точністю  0,1 ^оС.

Проводять першу фотолітографію. На поверхню пластини пульверизацією або іншим методом наносять шар фоточутливої емульсії, яку називають фоторезист. Плівку висушують і виконують фотоекспонування фоторезисту через фотошаблон. Фотошаблон є оптично контрастним зображенням одного топологічного шару мікросхеми в масштабі 1:1. При наступному проявленні фоторезисту, яке виконують у відповідних проявниках, на поверхі пластини виникає рельєфне зображення топологічного шару мікросхеми. Якщо використовують позитивний фоторезист, то отримують пряме зображення рисунка на фотошаблоні, якщо використовують негативний фоторезист – зворотне зображення. Виконують повторне термооброблення фоторезистної маски для завершення полімеризації фоторезисту. Зображення топологічного шару, виконане у фоторезисті переносять на діоксид силіцію. Для перенесення зображення використовують розчин фтористоводневої кислоти (HF) і фтористого амонію (NH₄F), у який заглиблюють пластини. Діоксид силіцію видаляється із поверхні пластини незахищеної фоторезистною маскою. Процес продовжують до повного видалення SiO₂. У суцільній плівці діоксиду силіцію відкривають вікна для проведення локальної дифузії бору (рис. 1.25, б). Ця маска визначає розміщення областей стоку та витоку МДН-транзистора і підоксидних тунелів для виконання міжз’єднань провідників. Першу фотолітографію виконують із високою точністю, оскільки вона визначає відстань між витоком і стоком, тобто - фотолітографічну довжину каналу . Із поверхні пластини знімають фоторезист.

Через відкриті вікна в захисному шарі діоксиду силіцію виконують локальну дифузію бору. Дифузію бору проводять у дві стадії. На першій стадії дифузії за температури 900 - 1100 ^оС з твердих, рідких або газових джерел (B₂O₃, BBr₃, B₂H₆ і ін.) у приповерхневий шар напівпровідника через відкриті вікна вводять дозовану кількість акцепторної домішки (рис. 1.25, в). Концентрація введеної домішки залежить від температури і тривалості процесу дифузії. Процес виконують у дифузійних печах. Газоподібні і рідкі дифузанти вводять у піч, використовуючи інертний газ як транспортний. Разом із дифузантами у піч вводять кисень або пари води. У такій складній атмосфері на першій стадії бору на поверхні пластини утворюється боросилікатне скло, яке є джерелом бору. Після першої стадії бору із поверхні пластини у розчині фтористоводневої кислоти видаляють боросилікатне скло. Виконують хімічне очищення пластини.

Другу стадію дифузії бору виконують за високої температури (1000 – 1200 ^оС) в окислювальній атмосфері. На поверхні пластини вирощують діоксидну плівку, яка виконує функції віддзеркалюючої межі для домішки із пластини. Одночасно відбувається перерозподілення легуючої домішки в силіції і нарощування захисного шару діоксиду силіцію на всій пластині, в тому числі і над p-областями. Товстий шар захисного діоксиду силіцію можна також нанести на поверхню пластини хімічним осаджуванням, але перед цим необхідно обов’язково виростити тонкий шар діоксида силіцію. Незалежно від способу утворення оксидного шару на поверхні пластини його товщина має бути 1...1,5 мкм (рис. 1.25, г).

Виконують другу фотолітографію. На цій технологічній операції повністю видаляють діоксид силіцію з областей під майбутнім заслоном і з місць розміщення контактів до p-областей витоку і стоку. Фотолітографію виконують так, як на попередньому етапі. Але тепер важливо точно сумістити другий фотошаблон із уже створеною структурою на пластині. Оскільки для забезпечення функціонування МДН транзистора необхідно, щоб шар діелектрика під заслоном перекривав область каналу від витоку до стоку, суміщення заслону із областями витоку і стоку необхідно виконати точно. Допуск на несуміщення залежить від допустимого перекриття заслоном витоку і стоку і величини бокової підоксидної дифузії при створенні витоку і стоку. Перекриття заслоном витоку і стоку призводить до виникнення паразитних ємностей заслін – витік і заслін стік, які є паразитними і зменшують швидкодію транзистора. Тому допуск на несуміщення залежить від бокової дифузії, яка для типового процесу складає 2 – 3 мкм. Урахувавши вище сказане, вікно під заслін розміщують таким чином, щоб зменшити перекриття заслоном областей витоку та стоку (рис. 1.25, д). Із поверхні пластини видаляють фоторезист.

Оксидування областей під заслонами. Відразу після видалення товстого оксиду в місцях розміщення заслонів проводять операцію оксидування. Вирощують тонкий шар діоксида силіцію (100 – 150) нм в атмосфері сухого кисню. Оскільки на цій операції на межі силіцій - діоксид силіцію виникає заряд , що вирішально впливає на величину порогової напруги МДН транзистора, необхідно на ній забезпечити високу повторювальність результатів за (рис. 1.25, е).

Виконують третю фотолітографію, видаляють тонку оксидну плівку з контактних вікон до областей стоку й витоку (рис. 1.25, є). Знімають фоторезистну маску і виконують очищення пластини.

На поверхню пластини у вакуумі наносять суцільний шар металу. Найчастіше для металізації використовують алюміній. Товщина плівки (рис. 1.25, ж). Проводять четверту фотолітографію, виконують формотворення провідників і контактних площинок (рис. 1.25, з). Від точності і розрізнювальної здатності фотолітографії на цій технологічній операції залежить щільність розміщення елементів на кристалі і їх число. Допуск на перекриття в фотошаблоні розраховують так, щоб усі області тонкого підзаслінного діоксиду були повністю перекриті металом.

Для захисту поверхні кристалу від механічних ушкоджень на пластину хімічним осаджуванням наносять шар діоксиду силіцію. Виконують п’яту фотолітографію, відкривають вікна в SiO₂ над зовнішніми контактними площинками кристалу, до яких на наступних технологічних операціях будуть приєднувати виводи.

Складання та випробування МДН мікросхем після закінчення виробничого циклу виготовлення кристала виконують так, як і в інших напівпровідникових мікросхемах. Крім цього необхідно урахувати дві важливі особливості: необхідність захисту МДН ІМС від ураження статичним електричним зарядом; необхідність у спеціалізованому випробувальному обладнанні, особливо для НВІС.

Для захисту мікросхем від ураження статичним зарядом виконують заземлення всього обладнання оброблення і складання. На всіх операціях, крім випробувань, з’єднують між собою всі виводи корпуса схеми, оператори обладнання працюють із заземлювальними браслетами на руках і ін. Ці заходи зменшують ймовірність пошкодження тонкого діоксиду силіцію під заслонами МДН транзисторів.

Після закінчення повного циклу виготовлення кристала всі кристали інтегрованих мікросхем на пластинах проходять випробування на функціонування. Непрацюючі мікросхеми маркують фарбою (на кристалі ставлять кольорову точку) і відбраковують після розділювання пластин на окремі кристали. Функціонально придатні кристали мікросхем проходять візуальний контроль під мікроскопом із великим збільшенням для відбракування кристалів із дефектами. Відбраковують кристали, у яких виявлені дефекти фотомаскування, механічні дефекти і забруднення. Відбраковують кристали із завуженими або широкими провідниками і p – областями або кристали з дефектами металізації заслону і областей витоку і стоку і ін.

Придатні кристали поступають на технологічну операцію монтажу кристала на основу корпуса або вивідну рамку. Кристали орієнтують відносно контактних площинок корпуса або рамки і припаюють спеціальними припоями, приклеюють провідними компаундами і клеями. Так реалізують жорстке кріплення кристалів до корпуса.

На наступній ТО зовнішні контактні площинки кристала з’єднують із виводами корпуса. Монтаж виконують алюмінієвими або золотими провідниками ультразвуковим паянням або термокомпресійним зварюванням. Після перевірки вірності і якості з’єднань корпус герметизують. Герметизацію корпуса реалізують, як правило, в атмосфері інертного газу. Після складання над корпусом проводять серії механічних випробувань.

І на завершення виробничого циклу проводять електричні випробування на постійному струмі і повні функціональні випробування. Мікросхеми, які витримали електричні випробування, надсилають споживачам.

Описаний процес виробництва p – канальних мікросхем є самим простим і тому самим легким для розуміння. Хоча нині перевагу віддають n – канальним мікросхемам, p – канальні широко використовуються і мають свої області застосувань.

Весь процес виготовлення мікросхем за представленою технологією займає біля 30 днів і складається приблизно із 60 технологічних операцій. Такий технологічний процес має менше ТО, ніж ТП виготовлення біполярних інтегрованих мікросхем, але сучасні ТП виготовлення МДН мікросхем за складністю не поступаються ТП виготовлення біполярних мікросхем. Якщо при виготовлені МДН мікросхем необхідно як мінімум чотири фотошаблони (рис. 1.25), то для біполярних – не менше шести (рис. 1.2).

Нині для виробництва МДН мікросхем використовують 10 – 12 фотошаблонів, а при виготовленні біполярних – 12 – 16, тому забезпечення необхідної точності суміщення топологічних шарів в сучасних ТП є досить складною проблемою. Навіть при збільшенні точності суміщення кількість дефектних кристалів зростає.

2. Товстооксидна низькопорогова технологія із алюмінієвими заслонами. Значним кроком у розвитку p – канальної технології стало розроблення технологічного процесу виготовлення мікросхем із низькою пороговою напругою МДН транзисторів. У перших розробках ТП використовували силіцій із кристалографічною орієнтацією поверхні (111). Використовуючи базову товстооксидну технологію, викладену вище (рис. 1.25), але застосувавши силіцій з кристалографічною орієнтацією поверхні (100) досягли значення порогової напруги В. Розглянемо вплив кристалографічної орієнтації пластини на величину порогової напруги.

Порогову напругу на заслоні U_GST для створення умов сильної інверсії визначають за виразом:

,

(1.1)

де потенціал метал – напівпровідник; - поверхневий потенціал; - густина заряду в оксидному шарі перехідної області Si – SiO₂ ; - густина заряду в ОПЗ напівпровідникової основи; - питома ємність підзаслінного діелектрика.

Значення залежить від матеріалу заслону (алюміній) і рівня легування пластини

,

(1.2)

де - потенціал Фермі в напівпровіднику n – типу провідності, а - концентрація легуючої донорної домішки в пластині; - тепловий потенціал; м^-3 – концентрація електронів у власному напівпровіднику.

Поверхневий потенціал залежить від рівня легування пластини донорною домішкою

.

(1.3)

Густина заряду в перехідній області Si – SiO₂ визначально залежить від кристалографічної орієнтації пластини і умов оксидування.

Густина заряду в області просторового заряду залежить від рівня легування пластини. Можливий діапазон змінювання концентрації донорної домішки в пластині обмежений практично допустимими пробивними напругами переходів і розмірами транзисторів. Тому для товстооксидної технології із алюмінієвими заслонами слабко впливає на порогову напругу . Такою ж слабкою є залежність і від концентрації донорної домішки в пластині і їх впливом на порогову напругу МДН транзистора за певних умов можна нехтувати.

Для силіцію з кристалографічною орієнтацією пластини (100) щільність поверхневих станів у перехідному шарі Si – SiO₂ складає 910¹⁴ м^-2 в той час як для орієнтації (111) м^-2 . Тому щільність заряду в діоксиді силіцію для орієнтації (111)

Кл/м2 ,

(1.4)

а для орієнтації (100)

Кл/м2 .

(1.5)

Якщо прийняти, що концентрація донорної домішки в пластині м^-3 , а товщина підзаслінного діелектрика мкм, то В, = - 0,309 В, = - 0,582 В, = 1,47610^-4 Кл/м² , Ф/м² . Порогова напруга для силіцію із кристалографічною орієнтацією (100) - 1,83 В, а для орієнтації (111) – 3,95 В, тобто приблизно на 2,1 В більша. Тому технологія на пластинах силіцію з кристалографічною орієнтацією (100) була названа низькопороговою.

Схема технологічного процесу виготовлення p – канальних МДН інтегрованих мікросхем зображена на рис. 1.25.

3. Товстооксидна низькопорогова технологія із легуванням пасивних областей. Із зстосуванням силіцію з орієнтацією (100)досягли зменшення порогової напруги МДН транзистора, але одночасно зменшилась паразитна порогова напруга діоксиду силіцію над пасивними областями основної структури ( В). Для багатьох застосувань МДН транзисторів таке зменшення паразитної порогової напруги є небажаним. І з метою збільшення порогової напруги стали збільшувати товщину діоксиду силіцію над пасивними областями до 2 мкм, що вирішувало проблему.

Одночасно в процесі удосконалення базової технології розробили декілька схем ТП, що збільшували значення паразитної порогової напруги діоксиду силіцію над пасивними областями. Однією із них є технологія легування пасивних областей.

Для збільшення паразитної порогової напруги діоксиду силіцію над пасивними областями необхідно збільшувати рівень легування пасивних областей. Схема такого технологічного процесу зображена на рис. 1.26. Основою інтегрованих мікросхем є силіцій n – типу провідності з орієнтацією (100). На поверхні пластини термічним оксидуванням нарощують діоксидну плівку. Виконують першу фотолітографію і відкривають вікна в діоксиді силіцію на поверхні кристала за винятком заслонів і p - областей майбутніх транзисторів (рис. 1.26, а). Із поверхні пластини знімають фоторезистну маску і виконують хімічне очищення.

Через маску із діоксиду силіцію проводять локальну дифузію донорної домішки. Як дифузант використовують стибій, який має малий коефіцієнт дифузії і на наступних високотемпературних ТО не буде відбуватись помітного перерозподілення домішки. В процесі дифузії контролюють концентрацію домішки в областях, яка повинна лише трошки перевищувати рівень легування пластини. Дифузію виконують у дві стадії. Другу стадію виконують із віддзеркалюючим шаром діоксиду силіцію на поверхні. На поверхні пластини нарощують товстий діоксид силіцію. За таких умов паразитна порогова напруга діоксиду збільшиться, а напруга пробивання p – n – переходів лише трошки зменшиться (рис. 1.26, б).

Виконують другу фотолітографію, відкривають вікна в товстому діоксиді для проведення дифузії областей витоку і стоку (рис. 1.26, в). Дифузією акцепторної домішки через відкриті вікна в SiO₂ створюють області витоку і стоку із одночасним нарощуванням у вікнах діоксидного шару (рис. 1.26, г). На наступних ТО проводять перетворення подібні до розглянутих у базовій технології, а саме : відкривають вікна під заслони і контакти до областей витоку і стоку, термічним оксидуванням нарощують підзаслінний діелектрик, повторно відкривають вікна для контактів до витоку і стоку, виконують металізацію пластини і систему комутаційних провідників. Наносять захисний шар діоксиду силіцію і відкривають вікна над зовнішніми контактними площинками. Із збільшенням концентрації донорної домішки в пасивних областях кристала зростають усі складові виразу (1.1) окрім . Паразитна порогова напруга товстого діоксиду зросте до значень (20 – 25) В. Реалізація такої технології вимагала високої точності виконання дифузії донорної домішки в основу.

4. Товстооксидна низькопорогова технологія із обмежувачами каналу (охоронними кільцями). У цій технології вирішуються питання обмеження паразитних каналів, які можуть утворюватися навколо областей p –типу. Для запобігання утворення паразитних каналів у пасивних областях навколо транзисторів використовують додаткову дифузію донорної домішки, яку проводять у локальні області, що не контактують із областями витоку і стоку і тому не виникає проблеми зменшення напруги пробивання p – n – переходів. Схема технологічного процесу зображена на рис. 1.27. Вузькі локальні області легують у основному фосфором до високого рівня концентрацій, але відстань між ними і областями p –типу транзистора збільшують для запобігання змикання областей p – і n – типу між собою.

Спочатку за схемою базової товстооксидної технології створюють області витоку і стоку (рис. 1. 27, а), після виконують фотолітографію, відкривають вікна у товстому діоксиді силіцію для створення охоронних кілець (рис. 1. 27, б). Через відкриті вікна проводять дифузію донорної домішки (рис. 1. 27, в). Створені замкнені області n – типу навколо транзисторів є охоронними кільцями. На наступних ТО відкривають вікна і термічним оксидуванням створюють підзаслінний діелектрик, відкривають вікна під контакти до областей транзистора, проводять металізацію і формотворення провідників (рис. 1. 27, г).

Технологія із охоронними кільцями простіша, ніж технологія із легуванням пасивних областей, але досить великі відстані між охоронними кільцями і областями витоку і стоку збільшують розміри схеми.

Розглянуті два останні варіанти технологічних процесів (із легуванням пасивних областей і охоронними кільцями) складніші від двох перших додатковими технологічними операціями маскування і дифузії.

5. Товстооксидна низькопорогова технологія створення структур типу метал – нітрид - оксид – напівпровідник (МНОН). Технологічний процес створення МНОН структур ставив за мету розроблення технології виготовлення МДН p – канальних мікросхем на силіції із кристалографічною орієнтацією (100) із низькою пороговою напругою МДН транзисторів і високою паразитною напругою діоксиду силіцію. Структура МНОН транзистора зображена на рис. 1. 28. У базову структуру підзаслінного діелектрика внесено зміни. До звичайного шару діоксиду силіцію додано шар нітриду силіцію Si₃N₄ . Оскільки відносна діелектрична проникність нітриду силіцію більша, ніж відносна діелектрична проникність діоксиду силіцію, то питома ємність складного діелектрика буде більшою, ніж діоксиду силіцію. Із рівняння порогової напруги випливає, що збільшення питомої ємності призводить до зменшення порогової напруги . Використання підзаслінного діелектрика з великою відносною діелектричною проникністю було єдиною можливістю збільшити питому ємність, оскільки товщину діелектрика вибирають мінімальною, обмеженою технологічними можливостями створення плівки стійкої проти розрядів статичного заряду. Для створення тонких і однорідних нітридних плівок розробили метод його хімічного осаджування із газової фази. Повністю замінити діоксид силіцію нітридом силіцію в підзаслінному діелектрику не вдалося, оскільки в процесі функціонування відбувалося зміщення порогової напруги, викликаної захоплюванням носіїв заряду на межі між силіцієм і нітридом силіцію. Дослідження показали, що явище зміщення порогової напруги можна виключити, якщо на поверхні силіцію перед осаджуванням нітриду силіцію виростити тонкий шар діоксиду силіцію. Для запобігання явища накопичення заряду на межі між оксидом силіцію і нітридом силіцію товщину діоксиду силіцію в структурі МНОН вибрали більшою товщини нітриду силіцію (наприклад, товщина діоксиду – 60 нм, а товщина нітриду силіцію – 40 нм).

Технологія МНОН дозволила отримати низькі порогові напруги p – канальних МДН транзисторів В при збереженні високих паразитних порогових напруг діоксида з кристалографічною оріентацією силіцію (111).

Оскільки питома ємність підзаслінного діелектрика збільшилась, то важливий параметр транзистора коефіцієнт провідності теж збільшився. Крім того, введення в підзаслінний діелектрик нітриду силіцію виконує захисну функцію від проникнення йонів лужних елементів.

Покращення електричних параметрів МНОН мікросхем досягнуто застосуванням додаткових технологічних операцій, пов’язаних із нанесенням і видаленням нітриду силіцію.

6. Товстооксидна низькопорогова технологія з використанням йонного легування. Розвиток технології йонного легування відкрив нові напрямки керування пороговою напругою. Застосовуючи технологічну операцію йонного легування, можна локально підвищувати або зменшувати рівень легування пластини. Для досягнення цієї мети всю поверхню пластини захищають маскою із металу або фоторезисту окрім областей куди повинен проникнути йонний потік.

Технологія йонного легування дозволяє отримувати низьку порогову напругу на “високопороговому” силіції (111). Схема технологічного процесу виготовлення p – канальних мікросхем повторює всі технологічні операції базової технології до фотолітографії, призначеної для відкривання контактних вікон (рис. 1.25, е). Далі виконують імплантацію йонів бора. Йони бора проникають крізь тонкий діоксид силіцію у підзаслінну область каналів транзистора і компенсують донорну домішку (рис. 1.29). Цією технологічною операцією регулюють у необхідних межах рівень легування донорною домішкою областей каналів транзисторів і порогову напругу. Оскільки інші області закриті товстим шаром діоксиду силіцію, йони бора там не досягають поверхні пластини.

Дозу йонів, необхідну для отримання низьких значень порогової напруги в силіції з оріентацією (111) розраховують з використанням рівняння порогової напруги. Якщо необхідно отримати порогову напругу – 2 В, то із прикладу , розглянутому вище (1.1), можемо записати:

,	(1.6)
,
Кл/м2.

Заряд у області просторового заряду каналу повинен бути від’ємним і відповідати результуючій концентрації носіїв p – типу. Оскільки для пластини із концентрацією донорної домішки м-³ , заряд Кл/м² , то при йонному легуванні необхідно отримати результуючу густину заряду:

Кл/м2 .

(1.7)

За відомого значення імплантованої густини заряду розраховують дозу легування. Оскільки не всі йони в силіцієвій пластині займуть вузли кристалічних граток і стануть активними, то доза імплантації повинна бути трохи більшою.

Аналіз викладеного створює враження, що легування домішкою p – типу області каналу повинно створити убудований канал. Результуюча густина носіїв залежить не тільки від густини розподілення домішки, але і від поверхневого потенціалу і заряду поверхневих станів. Якщо проаналізувати всі складові, то за відсутності напруги на заслоні, область каналу залишатиметься n –типу.

Застосування йонного легування для регулювання порогових напруг вимагає мінімальної кількості додаткових технологічних операцій, що стало визначальним при застосуванні цих ТО у виробництві і n –канальних і комплементарних мікросхем. В залежності від дози імплантованих іонів бору можна змінювати порогову напругу МДН транзисторів, зберігаючи незмінною паразитну порогову напругу діоксиду силіцію з орієнтацією (111).

Одним із застосувань йонного легування є можливість селективного виготовлення МДН транзисторів із убудованим каналом з поруч розміщеними МДН транзисторами із індукованим каналом. Транзистори з убудованим калалом призначені для використання як динамічні навантаження каскадів мікросхем, що значно покращує їх електричні параметри. Для створення таких транзисторів необхідна лише одна додаткова ТО маскування, після якої проводиться легування бором із підвищеною дозою.

Для регулювання порогових напруг використовують низькі дози імплантації (1.10¹⁵ –1.10¹⁶ йон/м²) і малу енергію імплантації (менше 50 кеВ). Тому в кристалічних гратках не виникають значні пошкодження, які, наприклад, збільшували б струми просочування.

7. Товстооксидна низькопорогова технологія із самосуміщенням заслону і областей стоку і витоку. Нормальне функціонування МДН транзистора можна забезпечити за умови, якщо заслоном транзистора буде створено канал між областями витоку і стоку. Тому електрод заслону повинен перекривати всю область між витоком і стоком. Для компенсації можливих похибок суміщення довжину заслону вибирають дещо більшою, ніж довжина каналу. Таке перекриття часто стає досить помітним, особливо коли області витоку і стоку створюють дифузією. Як наслідок, створюються малі ємності перекриття між заслоном і витоком і між заслоном і стоком . Особливо небажаною є ємність заслін – стік, оскільки вона є ємністю зворотного зв’язку між виходом (стоком) і входом (заслоном) і її вплив на вхідну ємність МДН транзистора збільшується за ефектом Міллера. Розроблено декілька технологічних процесів зменшення ємностей і . Розглянемо особливості модифікації товстооксидної низькопорогової технології із заслонами із алюмінію яка вирішує названу проблему.

Основою мікросхеми є силіцієва пластина з орієнтацією (100). Всі ТО до створення комутаційних провідників і заслонів повністю повторюються. Структура МДН транзистора після технологічної операції формотворення провідників і заслонів зображена на рис. 1.30, а. Металевий заслін не перекриває області каналу від витоку до стоку. На наступній ТО йонною імплантацією бору створюються мілкі продовження областей стоку і витоку, які повністю суміщені із заслоном. Електрод заслону слугує маскою для імплантації, тому області витоку і стоку закінчуються безпосередньо біля краю заслону. Для створення p – областей з необхідним рівнем легування, доза імплантації повинна бути досить великою (>1.10¹⁷ йон/м²), а енергія йонів - приблизно 100 кеВ. Йони бора з такою енергією здатні проникати через тонкий шар підзаслінного діоксиду силіцію і не можуть проходити через металевий електрод заслону і товстий діоксид силіцію. Оскільки алюмінієвий заслін був створений до ТО йонного легування, то виконувати високотемпературний відпал пластин для відновлення монокристалічної структури в p – продовженнях областей витоку і стоку, не можна. Відпал виконують за відносно низьких температур (<.400 ^оС), тому бокова дифузія імплантованих іонів бора під заслін буде нехтуюче малою. МДН мікросхеми, виготовлені за технологією із самосуміщенням заслонів, мають кращі електричні параметри, але можлива неповна монокристалізація радіаційних дефектів при йонній імплантації може стати причиною збільшення струмів просочування.

Вирішення проблеми струмів просочування і зменшення порогової напруги МДН транзисторів досягнуто в технології виготовлення МДН мікросхем, у якій використовують йонне легування з полікристалічними силіцієвими заслонами.

8. Товстооксидна низькопорогова технологія із самосуміщенням полікристалічного силіцієвого заслону. Порогова напруга МДН транзистора (1.1) залежить від значення потенціалу , який, в свою чергу, залежить від різниці термодинамічних робіт виходу електрона із металевого заслону і монокристалічного силіцію в зону провідності діоксиду силіцію. Значення залежить від матеріалу заслону і від рівня легування силіцію. Для алюмінієвого заслону і силіцію n –типу провідності В.

Якщо алюмінієвий заслін замінити легованим полікристалічним силіцієм p – типу (МДН транзистор із каналом p – типу, заслін легують разом із створенням областей витоку і стоку), значення потенціалу зміниться. На рис.1.31 зображена енергетична зонна діаграма системи Si (p) – SiO₂ -Si (n). Оскільки у контакті знаходяться два напівпровідника то позначення замінимо на . За енергетичною діаграмою значення потенціалу розраховують за виразом:

,

(1.8)

де потенціал Фермі напівпровідникового заслону, , а потенціал Фермі основи (силіцій n –типу).

Оскільки рівень легування заслону акцепторною домішкою приблизно 1.10²⁵ м^-3, то = 0,528 В, а потенціал Фермі силіцієвої основи n – типу із концентрацією донорної домішки 1,1.10²¹ м^-3 = 0,291 В.

Значення  0,82 В. Якщо порівняти отримане значення із еквівалентним значенням для структури Al – SiO₂ – Si(n) В, то помітимо, що змінив знак, а сумарна порогова напруга зміниться на величину +1,12 В. Таким чином, якщо замінити звичайний алюмінієвий заслін на заслін із полікристалічного силіцію p – типу провідності за незмінних інших параметрів p – канального транзистора, порогова напруга зменшиться на 1,12 В. Так, у розглянутих вище прикладах, порогова напруга МДН транзистора, створеного на силіції з орієнтацією (111) складала б – 2,83 В, а на силіції (100) складала б – 0,71 В. Для порівняння, порогова напруга n – канальних МДН транзисторів із полікристалічними заслонами зростає.

Технології МДН мікросхем із полікристалічними силіцієвими заслонами – це ще один із шляхів до створення мікросхем із низьким значенням порогової напруги.

Заслін із полікристалічного силіцію крім зменшення порогової напруги дає ще технологічні переваги. На відміну від алюмінію, полікристалічний силіцій витримує високі температури, що дозволило перебудувати технологічний процес виробництва МДН мікросхем. Схема технологічного процесу виготовлення p – канальних МДН інтегрованих мікросхем за товстооксидною низькопороговою технологією із самосуміщенням полікристалічного силіцієвого заслону зображена на рис. 1.32.

Вихідним матеріалом для виготовлення p – канальних МДН інтегрованих мікросхем є силіцієві пластини n –типу провідності. На поверхні пластини термічним оксидуванням нарощують товстий шар діоксиду силіцію (приблизно 1,5 мкм) (рис. 1.32, а). Цей шар діоксиду силіцію призначений не тільки для створення маски під локальну дифузію акцепторної домішки, але як остаточна товщина діоксиду силіцію над пасивними областями. Товщину діоксиду силіцію вибирають масимально можливою для забезпечення необхідної паразитної порогової напруги діоксиду силіцію.

Виконують першу фотолітографію, відкривають вікна в діоксиді силіцію під майбутні транзистори (рис. 1.32, б) і термічно нарощують підзаслінний діелектрик товщиною приблизно 100 нм (рис. 1.32, в). На поверхню пластини осаджують полікристалічний силіцій, товщиною 0,5 – 0,7 мкм (рис. 1.32, г). Виконують другу фотолітографію, відкривають вікна над всією поверхнею кристалу, за винятком заслонів транзисторів. Із незахищених фоторезистною маскою областей знімають полікристалічний силіцій і тонкий шар діоксиду силіцію, відкриваючи вікна під області витоку і стоку (рис. 1.32, д). На поверхні кристалу створюються полікристалічні заслони, під якими знаходиться тонкий підзаслінний діелектрик

Через відкриті вікна виконують дифузію або йонну імплантацію бору. Для НВЧ мікросхем або для НВІС використовують йонну імплантацію, для мікросхем середнього рівня інтеграції використовують дифузію (рис. 1.32, е). Дифузію виконують у дві стадії. Над поверхнею витоку і стоку вирощують товстий шар діоксиду силіцію (рис. 1.32, є). В процесі дифузії відбувається самосуміщення областей витоку і стоку із заслоном. Перекриття заслоном областей витоку і стоку визначається лише величиною підоксидної бокової дифузії. Оскільки основні високотемпературні ТО виконують до створення областей p – типу, глибина дифузії може бути малою (приблизно 1 мкм). Якщо для створення областей витоку і стоку використовують йонну імплантацію, то глибина може бути значно меншою, в межах 0,1 мкм. Структура такого МДН транзистора зображена на рис. 1.24.

Заслін із полікристалічного силіцію легують на першій стадії дифузії бору для створення областей p – типу. Тому полікристалічний силіцій має досить малий поверхневий опір (< 100 Ом / ) і може використовуватись як додатковий шар для виконання міжз’єднань. Оскільки полікристалічний силіцій збагачують на стадії дифузії, то одночасно на другій стадії дифузії відбувається пасивація поверхні, тобто її захист діоксидним шаром.

Виконують третю фотолітографію, відкривають вікна під контакти до областей витоку, стоку і заслону (рис. 1.32, ж). На поверхню пластини наносять шар металізації і виконують четверту фотолітографію, створюють комутаційні провідники і контактні площинки (рис. 1.32, з). Алюмінієві провідники можуть проходити над полікристалічними провідниками і навіть над заслонами транзисторів. Ємність між металом і полікристалічним силіцієм досить мала, як і ємність між металом і p – областями, оскільки шар діоксиду силіцію має однакову товщину.

Технологія p – канальних МДН мікросхем із силіцієвими заслонами з урахуванням високих електричних параметрів і щільності топології є найперспективнішою в розвитку розглянутих технологій.

Серед інших технологічних процесів виготовлення p – канальних МДН мікросхем можуть бути технології з використанням для заслону тугоплавких металів, таких як молібден, тантал і вольфрам або силіцидів тугоплавких металів: силіциду молібдену, силіциду танталу і силіциду вольфраму. Всі заслони такого типу витримують високі температури і можуть служити масками для локального проведення дифузії.

Висновки.

Перші технологічні процеси виготовлення МДН мікросхем з каналом p – типу і алюмінієвими заслонами передбачали використання силіцію з кристалографічною орієнтацією (111), але для нього густина поверхневих станів на межі Si – SiO₂ складає 5.10¹⁵ м^-2 , а щільність заряду в SiO₂ – 8,01.10^-4 Кл/м² . Тому порогова напруга МДН транзисторів В.

Перехід на технології з використанням силіцію з орієнтацією (100) дозволив зменшити густину поверхневих станів до рівня 9.10¹⁴ м^-2 . При цьому густина заряду у перехідному шарі Si – SiO₂ зменшилась до 1,44.10^-4 Кл/м² , а порогова напруга зменшилась до –(1,5 – 2) В.

Впровадження у виробництво методів йонної імплантації дозволило отримувати низькі значення порогових напруг МДН транзисторів імплантацією йонів бору в область каналу транзисторів навіть на силіції з орієнтацією (111).

Використання силіцію з орієнтацією (100) призвело до зменшення не тільки порогової напруги транзистора, але і до зменшення паразитної порогової напруги діоксиду силіцію в розділювальних областях між транзисторами. Для збільшення цієї напруги були розроблені технології використання йонного легування розділювальних областей або технології створення охоронних кілець для запобігання явища утворення паразитних каналів і замикання сусідніх транзисторів.

Наступний прогрес у розвитку технологій p – канальних мікросхем пов’язаний із застосуванням полікристалічного силіцію для створення заслонів. Використання полікристалічного силіцію для заслонів дозволило принципово змінити технологічні процеси - створювати самосуміщені області витоку і стоку із заслоном, який виконує функції маски. Поєднання полікристалічних заслонів із йонною імплантацією дозволило значно зменшити паразитні ємності перекриття заслоном областей стоку і витоку, зменшити довжину каналу транзистора і, як наслідок, покращити частотні властивості транзисторів і мікросхем в цілому. Використання полікристалічного силіцію призвело до зменшення порогової напруги транзисторів, а це шлях до зменшення напруги живлення і споживаної потужності мікросхем. Розроблення технології з використанням полікристалічного силіцію і йонного легування стало визначальним для виготовлення n – канальних МДН мікросхем із значно кращими електричними параметрами, ніж відповідні для p – канальних.