2.2.6. Логічні елементи на мон – та мен – транзисторах.

Розвиток схемотехніки на основі МОН – транзисторів почався з появою польового транзистора (уніполярного, канального транзистора) з індукованим каналом. Схеми на МОН – транзисторах характеризуються відносною простотою виготовлення, компактністю, малою споживаною потужністю, високою стійкістю до перешкод при зміні напруги живлення.

МОН–транзистори мають структуру: метал – діелектрик - напівпровідник (Мал.2.13). Металевий електрод, на який надходить керуюча напруга, називається затвором (З), а два інших електроди – витоком (В) і стоком (С). Від витоку до стоку протікає електричний струм. Для каналу n полярність стоку додатна. Основна пластина напівпровідника називається підкладкою (П). Канал – це приповерхневий провідний прошарок між витоком і стоком, у якому значення струму визначається за допомогою електричного поля, що створює затвор під дією керуючої напруги. Процеси інжекції і дифузії в каналі відсутні. При нульовому значенні керуючої напруги на затворі канал відсутній і струм між витоком і стоком не протікає (транзистор закритий).

Швидкодія n – МОН транзисторів у 5-8 разів вища за швидкодію р – МОН транзисторів, оскільки рухливість електронів суттєво більша за рухливість дірок, тому у схемотехніці ширше використовуються транзистори n – МОН типу. У схемі елемента НЕ на n – МОН транзисторах (Мал. 2.13) використовують

навантажувальний транзистор VT1 який підключається до позитивного джерела живлення плюс +UCC і знаходиться у відкритому стані . Позитивна напруга вхідної змінної Х надходить на затвор вхідного транзистора VT2. Якщо вхідний сигнал Х відсутній, то транзистор VT2 закритий і на виході F діє висока напруга, що відповідає лог.1. При появі вхідного сигналу Х транзистор VT2 відкривається і сигнал F зменшується до лог.0. Таким чином, логічний елемент виконує функцію

F = (інверсія або заперечення).

Польові транзистори МЕН – типу мають структуру метал – напівпровідник, їх будують на основі арсеніду галію (AsGa – сполука галію з миш’яком ). На основі галію досягається десятикратне підвищення швидкодії схем при зниженні споживаної потужності вдвічі. Ці транзистори також називають “польовими транзисторами з бар’єром Шотки”. Структура арсенід – галієвого транзистора показана на Мал. 2.14. транзистор створюється на підкладці з AsGa. На поверхні

підкладки формують сильно леговані – області витоку і стоку, а потім тонкий шар каналу n – типу товщиною d 0 = 0,2мкм. На поверхню підкладки в каналі наносять металевий електрод затвора. Затвор створює у каналі збіднений електронами шар d Б - так званий бар’єр Шотки . Просторові розміри цього бар’єру змінюються під дією напруги затвора, що призводить до зміни розмірів провідного каналу (dК ), оскільки його розміри визначаються за формулою:

dК = d0 – dБ . Логічний елемент, зображений на Мал. 2.14, реалізує функцію НЕ.