Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
КОНСПЕКТ З ЦСХ 2.doc
Скачиваний:
0
Добавлен:
01.05.2025
Размер:
1.8 Mб
Скачать

Діодний елемент і

Схема логічного елемента І на два входи, таблиця істинності, часові діаграми та умовні позначення елемента показані на Мал.2.2. З таблиці істинності одержують вираз для вихідної функції F = X1 X2 (кон’юнкція). Даний елемент має джерело живлення з рівнем напруги + UСС. При відсутності вхідних сигналів X1, X2 (лог.0) або хоча б одного сигналу діоди VD1 та VD2 (або один з них) відкриті і електричний струм від + UСС через діоди протікає на масу минаючі резистор RH. Вихідний сигнал F дорівнює 0 (лог.0). При одночасному надходженні вхідних сигналів X1, X2 (лог.1) обидва діоди VD1 та VD2 закриваються і струм від + UСС протікає через резистори R та RH. На резисторі RH з’являється вихідна напруга високого рівня (лог. 1). Сполучення вхідних X1, X2 та вихідного F сигналів відображено на часовій діаграмі. Паразитна ємність, як і в попередньому випадку, змінює форму вихідного сигналу F за видом і часом.

2.1.3. Діодно – транзисторні логічні елементи (дтл). Діодно - транзисторний елемент не.

Схема логічного елемента НЕ на один вхід, таблиця істинності, часові діаграми та умовні позначення елемента показані на Мал.2.3. Схема елемента НЕ включає:

VT1 – кремнієвий транзистор n- p-n типу;

RБ - обмежувальний резистор в колі бази;

RК - обмежувальний резистор в колі колектора;

+ UCC – джерело живлення.

Таку схему включення транзистора іноді називають транзисторним ключем.

Транзистор VT1 може знаходитися в трьох основних режимах:

  • відсікання колекторного струму (закритий стан, опір транзистора великий);

  • насичений (повністю відкритий стан, опір транзистора мінімальний);

  • активної роботи (частково відкритий стан або стан посилення сигналу, опір транзистора змінюється в залежності від вхідного сигналу).

У цифровій схемотехніці використовуються два перші режими. Логіка роботи елемента НЕ реалізує булеву функцію F = (інверсія або заперечення).

При відсутності вхідного сигналу Х транзистор VT1 закритий, струм колектора дорівнює нулю. На виході F діє напруга високого рівня яка дорівнює + UСС (лог.1).

При наявності вхідного сигналу Х транзистор VT1 повністю відкривається, струм колектора досягає максимальної величини (транзистор насичується) і на виході F сигнал зменшується майже до нуля (0,8В), що відповідає лог. 0. Сполучення вхідного X та вихідного F сигналів відображено на часовій діаграмі.

У режимі насичення в базі транзистора накопичується надлишковий заряд. Тому при подачі низького рівня вхідного сигналу Х транзистор VT1 закривається не відразу, а через деякий час, що зображено на часовій діаграмі. Таким чином, насичення транзистора VT1 викликає затримку вимикання інвертора і є суттєвим недоліком.

Для зменшення тривалості перехідних процесів у коло бази VT1 вмикають діоди VD1 та VD2 і прискорюючу ємність СБ (позначено пунктиром на схемі). Діоди VD1 та VD2 називаються зміщувальними, оскільки вони зміщують граничний рівень вхідної напруги у більший бік на значення 0,8В (на кожному діоді падає напруга по 0,4В). Ємність СБ називається прискорюючою (форсуючою), оскільки вона сприяє прискореному відкриттю транзистора та швидкому розсмоктуванню надлишкових зарядів у базі транзистора при його закритті. Таким чином, включення VD1, VD2 та СБ у коло бази VT1 підвищує швидкодію елемента.