Васильківський коледж національного авіаційного університету
В.М. Заїка
АЛЬБОМ СХЕМ
З ДИСЦИПЛІНИ «ЦИФРОВА СХЕМОТЕХНІКА»
Васильків 2012
б
Y(t)
в
Мал. 1.2 Дискретизування аналогових сигналів
a
0
Мал. 1.3 Представлення сигналів
Мал. 1.4 Коди передачі інформації
Мал. 1.10 Позначення вхідних та вихідних рівнів напруги
ЛОГІЧНА ОПЕРАЦІЯ УМОВНЕ ПОЗНАЧЕННЯ БУЛЕВИЙ ВИРАЗ
«НЕ»
ЗАПЕРЕЧЕННЯ
«ЧИ»
ДИЗ’ЮНКЦІЯ
«І»
КОН’ЮНКЦІЯ
«НЕ - ЧИ»
ЗАПЕРЕЧЕННЯ
ДИЗ’ЮНКЦІЇ
«НЕ - І»
ЗАПЕРЕЧЕННЯ
КОН’ЮНКЦІЇ
ДОДАВАННЯ ЗА
«МОДУЛЕМ ДВА»
заперечення
еквівалентності
ЗАПЕРЕЧЕННЯ
ДОДАВАННЯ ЗА
«МОДУЛЕМ ДВА»
еквівалентність
М
ал.
1.5 Назви й умовні позначення логічних
елементів.
Мал.
2.1
Діодний
елемент «ЧИ»
Мал. 2.3 Елемент ДТЛ «НЕ»
Мал. 2.4 Елемент ДТЛ «НЕ - ЧИ»
Мал. 2.5 Елемент ДТЛ «НЕ - І»
Мал. 2.6 Елемент ТЛ «НЕ - ЧИ»
Мал. 2.7
Елемент
«НЕ -
ЧИ»
Мал. 2.8 Елемент ТТЛ «НЕ - І»
Мал. 2.9 Розподіл напруг у відкритому транзисторі
Мал. 2.10 Елемент ТТЛШ «НЕ - І» з відкритим колектором
Мал. 2.11 Елемент ЕЗЛ
Мал. 2.12 Об’єднання виходів елементів ЕЗЛ
Мал. 2.13 Логічний елемент «НЕ» на транзисторах МОН структури
Мал. 2.14 Логічний елемент «НЕ» на транзисторах МЕН структури
Мал. 2.15 Імпульсний діодний логічний елемент «ЧИ»
Мал. 2.16 Імпульсний діодний логічний елемент «І»
Мал. 2.17 Імпульсний логічний елемент «ЗАБОРОНА» по Х2
Мал. 2.18 Штучна лінія затримки
Мал. 2.19 Потенціально - імпульсний елемент Мал. 2.20 Часова діаграма
«І - ЧИ»
Мал. 2.21 Петля гістерезисна
U
B
Мал. 2.22 Магнітний елемент
Мал. 2.23 Феритово - діодний логічний елемент «ЧИ»
«1»
VD1
VD2
VD3
X1
X2
I ЗЧ
Мал. 2.24 Феритово - діодний логічний елемент «ЗАБОРОНА» по Х2
«0» «1»
а б в
Мал. 2.25 Трансфлюксор: а – конструкція; б, в – стани запису «0» та «1»
а
.
Асинхронні тригери
С
С
С
С
б . Синхронні тригери
С
С
С
С
ПРЯМИЙ ІНВЕРСНИЙ
в. Статичні тригери
ПРЯМИЙ ІНВЕРСНИЙ
г. Динамічні тригери
Мал. 2.26 Типи тригерів
&
|
|
|
|
|
1 |
1 |
1 |
1 |
заборонено |
1 |
0 |
1 |
0 |
Уст «1» |
0 |
1 |
0 |
1 |
Уст «0» |
0 |
0 |
|
|
збереж. інформ. |
&
Мал. 2.27 RS тригер на елементах НЕ – І
1
S
S
T
R
R
|
|
|
|
|
0 |
0 |
|
|
збереж. інформ. |
0 |
1 |
0 |
1 |
Уст «0» |
1 |
0 |
1 |
0 |
Уст «1» |
1 |
1 |
1 |
1 |
заборонено |
1
Мал. 2.28 rs тригер на елементах не – чи
C
|
|
|
|
|
|
1 |
1 |
1 |
1 |
1 |
заборонено |
1 |
1 |
0 |
1 |
0 |
Уст «1» |
1 |
0 |
1 |
0 |
1 |
Уст «0» |
1 |
0 |
0 |
|
|
збереж. інформ. |
Мал. 2.29 Синхронний rs тригер на елементах не – і
|
|
|
|
|
|
1 |
1 |
1 |
1 |
1 |
заборонено |
1 |
1 |
0 |
1 |
0 |
Уст «1» |
1 |
0 |
1 |
0 |
1 |
Уст «0» |
1 |
0 |
0 |
|
|
збереж. інформ. |
Мал. 2.30 Синхронний RS тригер на елементах НЕ – ЧИ
Master Slave
“M” “S”
S
S
R
R
T
S
S
R
R
T
С
С
С
1
Мал. 2.31 Двоступеневий RS тригер з інвертором.
а. Умовне позначення б. D - тригер в. Т - тригер
JK - тригера
|
|
|
|
|
|
1 |
0 |
0 |
|
|
збереж. інформ. |
1 |
0 |
1 |
0 |
1 |
Уст «0» |
1 |
1 |
0 |
1 |
0 |
Уст «1» |
1 |
1 |
1 |
|
|
перемикання |
Мал. 2.32 JK – тригер
DEL
Т |
|
|
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
DEL
Мал. 2.33 Т – тригер
V
C |
D |
|
|
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
Мал. 2.34 D – тригер
C
Мал. 3.35 Схема регістра на D – тригерах
R
C
Мал. 3.36 Схема регістра з однофазним записом слова А
S T
C
R
S T
C
R
S T
C
R
С
Мал. 3.37 Схема регістра з парафазним записом слова А
& 1 D & 1 D & 1 D T
& C & C & C
& & &
Мал. 3.38 Схема три розрядного реверсивного регістру зсуву на D - тригерах
J TT J TT J TT J TT &
C C C C
1
K K K K
Мал. 3.39 Схема перетворення послідовного коду у паралельний і навпаки
3 2 1 Т ТТ Q1 Т ТТ Q2 Т ТТ Qn
R
R
R
R
Мал. 3.40 Логічна структура лічильника
YД S
S T S TT & 1 S TT & 1 S TT Q3
Д Q1 Q2
+ U T T1 T T2 T
− U & &
B
R R R R
R
YB
М
ал.
3.41
Одноканальний
реверсивний лічильник
=
1
=
10
=
100
=
1000
=
10000
Т Т Т Т Т
К = 10 К = 10 К = 10 К = 10 К = 10
1 декада 2 декада 3 декада 4 декада 5 декада
Мал. 3.42 П’ятирозрядний підсумовуючий двійково-десятковий лічильник
Xn X1
W
Fm - 1 F0
X2 |
X1 |
F0 |
F1 |
F2 |
F3 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
X2 |
X1 |
L0 |
L1 |
L2 |
L3 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
Мал.
3.43
Дешифратор
«2 4»
Х3 |
Х2 |
Х1 |
F0 |
F1 |
F2 |
F3 |
F4 |
F5 |
F6 |
F7 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |