7.2. Схема функционирования алу для двоичных чисел с фиксированной точкой.
регистр 1 связан со входом сумматора в АЛУ цепями прямой и инверсной передачи хода
цепь прямой передачи хода – сложение
цепь обратной передачи хода – вычитание
у современных процессоров все отрицательные числа представляются в дополнительном коде
дополнение n – разрядного числа x – есть само число х, если х≥0 и 2ª – х, если х≤0
старший разряд числа считается знаковым
дополнительный код числа получается путём перехода к обратному (инверсному) коду и добавлением 1 к полученному результату
на самом деле представление числа в дополнительном коде позволяет свести операцию вычитания к операции сложения
разрядность регистра результатов совпадает с разрядностью процессора
наличие PC (регистра сдвига) позволяет выполнять операции логического, арифметического сдвигов и умножения, деления
7.3. Схема алу, работающих с одноадресными командами.
7.4. Регистр состояния процессора.
он же регистр признаков, регистр флагов содержит в своих битах особенности результата выполнения команды обработки данных, а также биты (флаги) управляющие работой процессора
в простейших процессорах роль регистра состояния может играть пара триггеров (CF, ZF)
Состояния:
CF – флаг переноса (нулевой бит) устанавливается в единицу, если арифметическая операция вызвала перенос (при сложении) или заём из старших бита при вычитании, в противном случае флаг сбрасывается в 0
ZF – флаг 0 (шестой бит); если результат выполнения операции равен 0, то ZF = 1
SF – флаг знака (седьмой бит), если старший бит результата равен 1 и число отрицательное, то SF = 1
Управления:
IF – флаг прерывания (девятый бит); IF = 1 разрешает процессору обработку маскируемых аппаратных прерываний от внешних устройств по входу Inter, этот флаг не влияет на восприятие процессором немаскируемых аппаратных прерываний по входу NMI
SMI – система управления энергоресурсов компьютера
TF – флаг покомандной работы (восьмой бит); TF = 1 – режим покомандной работы
процессор выполняет команду, после генерирует внутреннее прерывание и управление передаёт отладчику
7.5. Цикл команд.
в процессе исполнения любая машинная команда порождает выполнение последовательности микрокоманд
каждая микрокоманда инициирует одновременные выполнения одной или нескольких микроопераций (декодирование команды, пересылка отдельных её частей, сдвиг операнда и т.д.)
все эти временные команды должны выполняться в строго определённой временной последовательности; для создания этой последовательности используется генератор тактовых импульсов с частотой следования от 10 кГЦ до нескольких ГГЦ
одна микрокоманда выполняется в течении одного тактового интервала (за один такт)
в некоторых случаях один такт разбивают на ряд подтактов или фаз для выполнения несовместимых во времени микроопераций (несколько генераторов)
время, необходимое для выполнения логически связанных микрокоманд называют машинным циклом (один или несколько тактов)
время выполнения всей команды называют циклом команды
в зависимости от выполнения действующий цикл команды делят на ряд фаз:
выборка команд (из памяти)
выборка адреса для команд косвенной адресации памяти
исполнение команды:
а) выборка операндов
б) исполнение
в) запись результата
Выборка команд – исполняемая команда считывается из оперативной памяти и помещается в регистр команд
содержимое счётчика команд увеличивается на длину выбранной команды → команда декодируется и выделяется код операции определяющий выполняемые действия – если выбрана безадресная команда, то её выполнение завершается в этой фазе
Выборка адреса – у большинства микропроцессоров эта фаза отсутствует, однако у 86 процессора она есть
Исполнение – определяется типом выбранной команды
осуществляется либо выборка операндов и выполнение операций над ними, с записью результата по адресу одного из операндов; либо пересылка из регистра в память или загрузка из памяти в регистр
в этой фазе выполняются условные переходы и вызовы подпрограмм