
- •Зао “зЭиМ-Инжиниринг”
- •Окл (02)Оперативный контроль логической программы
- •Огу (03)Оперативный групповой контроль и управление
- •Дик (04)Дискретный контроль
- •Алгоритмы обмена по сети магистр
- •Вин (05)Ввод интерфейсный сетевой
- •Инв (06)Интерфейсный вывод сетевой
- •Инр (07)Интерфейсный вывод радиальный
- •Алгоритмы ввода-вывода информации с усо
- •Ва (10)Ввод аналоговый
- •Вд (11)Ввод дискретный
- •Вап(12)Ввод аналоговый помехозащищенный*
- •Ав (13)Аналоговый вывод
- •Дв (14)Дискретный вывод
- •Ив (15)Импульсный вывод
- •Алгоритмы системного контроля
- •Авр (17)Аварийный вывод
- •Кпп (18)Контроль пропажи питания
- •Ссо (19)Супервизор сетевого обмена
- •Алгоритмы регулирования
- •Ран (20)Регулирование аналоговое
- •Рим (21)Регулирование импульсное
- •Рпи (22)пи-регулятор
- •Входы -выходы алгоритма рпи
- •Здн (24)Задание
- •Здл (25)Задание локальное
- •Руч (26)Ручное управление
- •Прз (27)Программный задатчик
- •Инз (28)Интегрирующий задатчик
- •Прк (29)Пороговый контроль
- •Динамические преобразования
- •Инт (33)Интегрирование
- •Диф (34)Дифференцирование
- •Фил (35)Фильтрация
- •Дин (36)Динамическое преобразование
- •Диб (37)Динамическая балансировка
- •Огс (38)Ограничение скорости
- •Зап (39)Запаздывание
- •Фвп (40)Фильтр высокочастотной помехи
- •Фпм(41) – Фильтр помех
- •Статические преобразования
- •Сум (42)Суммирование
- •Сма (43)Суммирование с масштабированием
- •Умд (44)Умножение-деление
- •Кор (45)Корень квадратный
- •Мод (46)Модуль сигнала
- •Кус (47)Кусочно-линейная функция
- •Огр (48)Ограничение
- •Скс (49)Скользящее среднее
- •Дис (50)Дискретное среднее
- •Мин (51)Минимум
- •Мкс (52)Максимум
- •Сит (53)Среднее из трех
- •Экс (54)Экстремум
- •Мсш (55)Масштабирование
- •Смз (56)Суммирование с выделением модуля и знака
Инз (28)Интегрирующий задатчик
Назначение.
Алгоритм используется для дистанционного изменения задания по принципу “больше”-“меньше”.
Описание алгоритма.
Алгоритм имеет два дискретных входа Сб, См, сигналы на которых управляют изменением выходного сигнала Y, и два входа Сзб и Сзм, блокирующие действия сигналов Сб и Сз соответственно. Если Сзб=Сзм=0 и команда подается на вход Сб, выходной сигнал увеличивается, если на вход См уменьшается. При Сб =См =0 выходной сигнал запоминается.
Скорость изменения задания переменна. В первый момент после поступления команды она минимальна, затем увеличивается. Если команда прерывается и затем вновь подается, скорость опять становится минимальной, а затем снова возрастает. Такое свойство позволяет получить минимальные приращения задания и в то же время при необходимости быстро изменить задание на большую величину.
Скорость изменения выходного сигнала определяется выражением:
Vi=1.1*V(i-1); где V, Vi начальная скорость и скорость в i-ом цикле соответственно.
Если команды Сб и См действуют одновременно, это эквивалентно отсутствию обеих команд.
Режим работы.
Если на вход статической балансировки подан дискретный сигнал Ссб =1, то алгоритм становится следящим.
В этом случае выход Y алгоритма каскадный и если на этот выход поступает команда отключения, ячейка задания начинает отслеживать значение начальных условий Yо. Алгоритм при этом не реагирует на входные команды. Если на входы Сзб или Сзм поступает сигнал запрета, изменение выходного сигнала в запрещенном направлении блокируется.
В том случае, когда Ссб =0, алгоритм перестает быть следящим и всегда управляется командами, поступающими на входы Сб, См.
Входы-выходы алгоритма ИНЗ и его функциональная схема приведены ниже.
Входы-выходы алгоритма ИНЗ
Номер |
Обозначение |
Вх-Вых |
Назначение |
01 |
Cб |
Вход |
Команда “больше” |
02 |
См |
“ |
Команда “меньше” |
03 |
V |
“ |
Начальная скорость |
04 |
Vь |
“ |
Максимальная скорость |
05 |
Ссб |
“ |
Статическая балансировка |
06 |
Сзб |
“ |
Сигнал запрета в направлении “Больше” |
07 |
Сзм |
“ |
Сигнал запрета в направлении “Меньше” |
01 |
Y |
Выход |
Основной выход задатчика (каскадный) |
Прк (29)Пороговый контроль
Назначение.
Алгоритм контролирует несколько (до 20) аналоговых сигналов, сравнивая каждый из них с двумя индивидуальными для каждого сигнала допустимыми значениями (нижним и верхним). Как правило, алгоритм используется вместе с алгоритмами ОКР или ОКЛ. В этом случае выход любого контролируемого сигнала за допустимые значения приводит к загоранию одного из индикаторов “ошибка контура” или “ошибка программы” на лицевой панели.
Описание алгоритма.
Алгоритм содержит 0<m<20 идентичных каналов, причем m задается модификатором.
В каждом канале входной сигнал Хi сравнивается с двумя уставками: верхней Хв,i и нижней Хн,i. Если Хн,i<Хi<Xв,i, то дискретный сигнал на выходе канала равен логическому 0. В противном случае этот сигнал равен логической 1.
Если хотя бы один из контролируемых сигналов достигнет заданной для него установки, выходной сигнал D=1, иначе D=0. На выходе N формируется номер выходного сигнала i, в котором Xi<Xн,i или Xi>Xв,i.
В каждом канале предусмотрен фиксированный гистерезис, равный 0,2 %.
Если одновременно несколько сигналов достигли уставки, N равно младшему номеру из этих сигналов.
Входы-выходы алгоритма ПРК и его функциональная схема приведены ниже.
Входы-выходы алгоритма ПРК
Номер |
Обозначение |
Вх-Вых |
Назначение |
01 |
Х1 |
Вход |
1-й контролируемый сигнал |
02 |
Хв,1 |
“ |
Верхняя уставка 1-го канала |
03 |
Хн,1 |
“ |
Нижняя уставка 1-го канала |
04 |
Х2 |
“ |
2-й контролируемый сигнал |
05 |
Хв,2 |
“ |
Верхняя уставка 2-го канала |
06 |
Хн,2 |
“ |
Нижняя уставка 2-го канала |
..... |
..... |
..... |
..... |
3m-2 |
Хm |
“ |
m-й контролируемый сигнал |
3m-1 |
Хв,m |
“ |
Верхняя уставка m-го канала |
3m |
Хн,m |
“ |
Нижняя уставка m-го канала |
01 |
N |
Выход |
Номер входного сигнала, достигшего уставки |
02 |
D |
“ |
Признак того, что один из выходных сигналов достиг уставки |