
- •Зао “зЭиМ-Инжиниринг”
- •Пен (58)Переключатель по номеру
- •Пор (59)Пороговый элемент
- •Нор (60)Нуль-орган
- •Имп (61)Импульсатор
- •Заи (62)Запрет изменения
- •Заз (63)Запрет знака
- •Слз (64)Слежение-запоминание
- •Зпм (65)Запоминание
- •Бос (66)Блокировка обратного счета
- •Вот (67)Выделение отключения
- •Логические операции
- •Дло (70)Двухвходовая логическая операция
- •Мло (71)Многовходовая логическая операция
- •Год (72)Групповая обработка дискретных сигналов
- •Маж (75)Мажорирование
- •Три (76)rs-Триггер
- •Ргс (77)Регистр
- •Выф (79)Выделение фронта
- •Дискретное управление
- •Этп (80)Этап
- •Тмр (81)Таймер
- •Счт (82)Счетчик
- •Одв (83)Одновибратор
- •Мув (84)Мультивибратор
- •Пчи (85)Переключение чисел
- •Счи (86)Сравнение чисел
- •Вчи (87)Выделение чисел
- •Удп (88)Управление двухпозиционной нагрузкой
- •Утп (89)Управление трехпозиционной нагрузкой
- •Лок (90)Логический контроль
- •Алгоритмы группового управления
- •Гра (95)Групповое управление аналоговыми сигналами
- •Грд (96)Групповое управление дискретными сигналами
- •Гру (97)Групповое ручное управление
- •Грк (98)Групповой контроль
- •Алгоритмы преобразования типов данных
- •Цсв (100)Преобразование целого числа в вещественное
- •Вцс (101)Преобразование вещественного числа в целое
- •Дпв (102)Преобразование дискретного значения в вещественное
- •Дпц (103)Преобразование дискретного значения в целое
- •Шцс (109)Шифратор целых чисел
- •Дшц (110)Дешифратор целых чисел
- •Шдп (111)Шифратор дискретных переменных
- •Ддп (112)Дешифратор дискретных переменных
- •Увч (113)Упаковка вещественных чисел
- •Рвч (114)Распаковка вещественных чисел
- •Мкс (115)Многоканальный коммутатор сигналов
- •Мдс (116)Многоканальный дешифратор сигналов
- •Алгоритмы регистрации и архивации данных
- •Тмк (120)Таймер - календарь
- •Рег (121)Регистратор
- •Арх (122)Архиватор
- •Рес (123)Регистратор событий
- •Арс (124)Архиватор событий
- •Дополнительные алгоритмы
- •Втс (132)Ввод тестового сигнала
- •Пдс (200)Повторитель дискретных сигналов
- •Пцч (201)Повторитель целых чисел
- •Пвч (202)Повторитель вещественных чисел
Заи (62)Запрет изменения
Назначение.
Алгоритм применяется для запрета увеличения или уменьшения сигнала, например, при действии технологических защит. В частности, запрет может блокировать изменение сигнала задания или выходного сигнала аналогового регулятора.
Описание алгоритма.
Алгоритм содержит узел запрета, сумматор и узел динамической балансировки.
Узел запрета реагирует на дискретные сигналы запрета в направлении увеличения (Св вверх) или уменьшения (Сн вниз).
Узел балансировки включается, если дискретный сигнал Сб=1, в противном случае балансировка отсутствует.
Помимо основного выхода Y алгоритм содержит два дискретных выхода Dв и Dн, сигнализирующих о том, что алгоритм работает в режиме запрета.
При отсутствии балансировки работа алгоритма поясняется следующим графиком.
Если команды запрета отсутствуют, то Y =Х. Если поступила команда Св и Х>Y, то алгоритм переходит в режим “запрета вверх”, при этом Y =Y1 =const и Dв =1, где Y1 значение Y в момент поступления команды запрета. Этот режим сохраняется до тех пор, пока входной сигнал не уменьшится до значения Х<Y1, после чего режим запрета снимается и вновь Y=Х.
Аналогично, но с реакцией на противоположную тенденцию изменения Х, работает алгоритм в режиме “запрет вниз”.
Работа алгоритма при отсутствии балансировки описывается следующей таблицей.
Св |
Сн |
Х |
Y |
Dв |
Dн |
Режим запрета |
0 |
0 |
* |
Y=X |
0 |
0 |
- |
1 |
0 |
XY1 |
Y=Y1=const |
1 |
0 |
+ |
1 |
0 |
X<Y |
Y=X |
0 |
0 |
- |
0 |
1 |
XY1 |
Y=Y1=const |
0 |
1 |
+ |
0 |
1 |
X>Y1 |
Y=X |
0 |
0 |
- |
1 |
1 |
X=Y1 |
Y=Y1=const |
1 |
1 |
+ |
1 |
1 |
X>Y1 |
Y=Y1=const |
1 |
0 |
+ |
1 |
1 |
X<Y1 |
Y=Y1=const |
0 |
1 |
+ |
* значение сигнала безразлично;
Y1 значение Y в момент прихода команды запрета.
Если балансировка включена, работа алгоритма показана на следующем рисунке./
Если команда запрета отсутствует, то
Y=Х+Yб, где Yб= -Vб*t.
В последнем соотношении Yб сигнал балансировки; Vб скорость балансировки; t текущее время; начальное значение сигнала балансировки (при t=0). Таким образом, от начала балансировки (т.е. при t=0) сигнал Yб линейно изменяется с постоянной нарастающей скоростью Vб, приближаясь к нулю. Когда Yб=0, балансировка заканчивается, после чего сигнал Yб остается равным нулю и Y=X.
Если поступила команда Св=1 (запрет вверх) и Х увеличивается, то алгоритм переходит в режим "запрет вверх", выходной сигнал Y=Y1=const и Dв=1, т.е. на этом участке алгоритм с балансировкой работает также, как без балансировки.
При этом узел балансировки переходит в режим слежения за разностью сигналов Y и Х, т.е. Yб=Y-X.
Как только сигнал Х начинает уменьшаться, начинает уменьшаться и сигнал Y, режим запрета отменяется (несмотря на наличие команды запрета и то, что X>Y), сигнал балансировки Yб замораживается и между сигналами X и Y сохраняется постоянная разница , равная разнице между этими сигналами на момент, когда сигнал Х начал уменьшаться. После того, как будет снята команда запрета (т.е. Сб=0), сигнал балансировки начинает уменьшаться до нуля с постоянной скоростью Vб.
После того, как Yб станет равным нулю, дальнейшее его изменение прекращается и алгоритм возвращается к своему исходному состоянию, когда Y=X.
Аналогично, но с реакцией на противоположную тенденцию изменения Х, работает алгоритм при наличии балансировки в режиме "запрет вниз".
Работа алгоритма при наличии балансировки описывается следующей таблицей.
Св |
Сн |
Х |
Y |
Dв |
Dн |
Режим запрета |
0 |
0 |
* |
Y=X+Yб |
0 |
0 |
- |
1 |
0 |
X0 |
Y=Y1=const |
1 |
0 |
+ |
1 |
0 |
X<0 |
Y=Х+ |
0 |
0 |
- |
0 |
1 |
X 0 |
Y=Y1=const |
0 |
1 |
+ |
0 |
1 |
X>0 |
Y=Х+ |
0 |
0 |
- |
1 |
1 |
X =0 |
Y=Y1=const |
1 |
1 |
+ |
1 |
1 |
X >0 |
Y=Y1=const |
1 |
0 |
+ |
1 |
1 |
X<0 |
Y=Y1=const |
0 |
1 |
+ |
В этой таблице:
* значение сигнала безразлично;
Y1 значение Y в момент прихода команды запрета.
= Y1-Х1, где X1 значение Х в момент, когда сигнал Х начал уменьшаться (для запрета вверх) или увеличиваться (для запрета вниз).
Режим работы.
Алгоритм не относится к группе следящих, но если на каскадный выход Y приходит команда отключения со значением начальных условий Yо, эта команда вместе с Yо через каскадный вход Х транслируется предвключенному алгоритму. Динамическая балансировка при этом отсутствует, дискретные выходы не вырабатываются (Dв =Dн =0).
Модификатор МР в алгоритме отсутствует, масштаб времени МВ=00;01.
Входы-выходы алгоритма ЗАИ и его функциональная схема приведены ниже.
Входы-выходы алгоритма ЗАИ
Номер |
Обозначение |
Вх-Вых |
Назначение |
01 |
Х |
Вход |
Основной вход (каскадный) |
02 |
Св |
“ |
Команда запрета вверх |
03 |
Сн |
“ |
Команда запрета вниз |
04 |
Сб |
“ |
Включение балансировки |
05 |
Vб |
“ |
Скорость балансировки |
01 |
Y |
Выход |
Основной выход (каскадный) |
02 |
Dв |
“ |
Режим запрета вверх |
03 |
Dн |
“ |
Режим запрета вниз |