2. Рег (121)Регистратор

Назначение.

Алгоритм используется для регистрации данных в оперативной памяти процессора в виде предыстории процесса заданной глубины (например, в предаварийных ситуациях).

Алгоритм имеет, кроме управляющих, m однотипных входов, число которых устанавливается модификатором размера (МР=0-30), каждый из которых может регистрировать одно значение вещественного типа или длинного целого (4 байта), два  стандартного целого или упакованного вещественного (2 байта) и 32  дискретного (1 бит). При передаче значений длиной менее 4 байтов обязательна их предварительная шифрация при помощи соответствующих алгоритмов.

Описание алгоритма

Алгоритм регистрирует текущие значения входов в своем буфере памяти с периодом регистрации Tр, равным заданному периоду Тз, округленному до числа, кратного циклу работы контроллера Tо:

Tр=[Тз/Tо]*То.

Количество записей:

Nз=(1024*(Nк-Nн+1)-24)/(4*m)

При этом обеспечивается глубина регистрации предыстории Тп:

Тп=(1024*(Nк-Nн+1)-24)*Тр/(4*m).

Для обслуживания алгоритмов регистрации (РЕГ) в контроллере выделено 8 блоков памяти объемом 1024 байт каждый с номерами 01-08. При настройке алгоритма ему отводится требуемый объем памяти путем установки на его входах Nн и Nк номеров начального и конечного блоков памяти.

При вводе нескольких алгоритмов РЕГ необходимо следить за тем, чтобы выделяемые различным алгоритмам блоки памяти не пересекались.

Принцип работы

1. Алгоритм может находиться в двух состояниях, индицируемых выходным сигналом Dп  состояние “Пуск” (Dп=1) и состояние “Стоп” (Dп=0).

2. В состоянии “Пуск” алгоритм осуществляет запись значений входных сигналов в выделенные ему блоки памяти с периодом Np. При каждом выполнении алгоритма устанавливается Dзап=1, если в данном цикле была запись в память, или Dзап=0 в противном случае. Этот признак может использоваться, например, для сброса предвключенных алгоритмов интегрирующего типа. На выходе 2 алгоритма индицируется число записей Nзап. Переход алгоритма в состояние “Пуск” осуществляется из любого состояния передним фронтом дискретного сигнала Сп=1на входе алгоритма (переход Сп из состояния 0 в состояние 1), при этом устанавливается начальное значение счетчика адреса буфера памяти алгоритма, устанавливается выход Dп=1 и сбрасываются выходы Nзап=0 и Dкон=0.

3. В состоянии “Стоп” алгоритм не выполняет никаких функций, кроме индикации на своих выходах состояния алгоритма. Переход алгоритма в состояние “Стоп” с установкой сигнала Dп=0 осуществляется из режима “Пуск” при поступлении на вход переднего фронта сигнала Сст=1 или при заполнении выделенной алгоритму памяти. В последнем случае дополнительно устанавливается сигнал Dкон=1.

4. При чтении памяти алгоритма по команде абонента верхнего уровня информация выдается в следующей последовательности:

• номер алгоблока;

• номер передаваемого блока данных (данные передаются блоками по 116 байт);

• дата и время начала и конца регистрации;

• значение периода регистрации;

• число записей;

• число входов алгоритма;

• состояние алгоритма;

• зарегистрированные данные в порядке номеров входов алгоритма.

После чтения буфера памяти алгоритм устанавливается в исходное состояние.

Алгоритм может настраиваться на один из двух масштабов времени.

Алгоритм может использоваться в одном из следующих схем регистрации данных.

1. Схема однократной регистрации. Алгоритм запускается внешним сигналом Сп=1 и останавливается либо входным сигналом Сст=1, либо автоматически при заполнении всего объема буфера памяти с формированием соответствующих значений сигналов Dкон=1 и Dп=0.

2. Схема непрерывной регистрации. Алгоритм запускается и останавливается внешними сигналами, подаваемыми на входы Сп и Сст соответственно. Регистрация осуществляется по принципу кольца. Ячейки памяти алгоритма заполняются данными последовательно, начиная с первой, но при заполнении последней ячейки опять начинает заполняться первая и т.д., до тех пор, пока на вход алгоритма “Стоп” не поступит дискретный сигнал останова (Сст=1). Для реализации схемы на вход Сп необходимо подать сборку по ИЛИ передних фронтов сигналов внешнего запуска и выходного сигнала Dкон, выполняющего функцию повторного запуска при заполнении буфера памяти алгоритма.

Повторный запуск алгоритмов регистрации во всех режимах осуществляется сигналом “Пуск”.

Модификатор МР=00-30, масштаб времени МВ=00,01.

Входы-выходы алгоритма РЕГ приведены ниже.

Входы-выходы алгоритма РЕГ

Номер	Обозначение	Вх-Вых	Назначение
1	Сп	Вход	Пуск
2	Сст	“	Стоп
3	Nн	“	Номер начального блока памяти
4	Nк	“	Номер конечного блока памяти
5	Тр	“	Период регистрации
6	Х1	“	Сигнал 1
7	Х2	“	Сигнал 2
...	...	“	.....
m+5	Xm	“	Сигнал m
1	Dзап	Выход	Запись данных
2	Nзап	“	Число записей
3	Dкон	“	Признак заполнения памяти алгоритма
4	Dп	“	Признак режима