3. Блок устройств связи с объектом бусо, бусо-м.

Блок устройств связи с объектом БУСО, БУСО-М (в дальнейшем — блок БУСО) (рис.1,б) выполняет функции:

1) преобразования аналоговых и дискретных входных сигналов в цифровую форму;

2) преобразования сигналов, представленных в контроллере в цифровой форме, в аналоговые и дискретные выходные сигналы.

Блок БУСО имеет приборное исполнение и предназначен для щитового утопленного монтажа. На лицевой панели блока находится ЛИ «питание». На задней панели расположены винт заземления, шесть разъемов: один - гнездо разъема типа DB-9 (на блоке БУСО-М типа -DB-15) — для подключения приборных цепей (питания, интерфейса, аварийных цепей), второй - гнездо разъема типа DB-25 ¾ для подключения БУСО к блоку БК, четыре — для подключения датчиков и исполнительных устройств (цепи УСО группы 1,2,3,4)- гнезда разъемов типа РП15-23 (на БУСО-М вилки разъемов DB-25). Маркировка разъемов на задней панели выполнена для БУСО – слева (справа - для блока БК). Блок БУСО питается от источника нестабилизированного напряжения 24 В постоянного тока (например, от блока питания БП-4М или БП-1).

4. Модуль процессора прц-300/131

Модуль процессора ПРЦ-300/131 предназначен для организации обмена данными между модулями РК-131, для логической и арифметической обработки этих данных в соответствии с заданной программой, а также для цифровой связи с внешними абонентами по стандартному радиальному последовательному интерфейсу RS-232C и магистральному последовательному каналу (локальной сети).

4.1 Элементная база процессора

В основу выбора элементной базы процессора положены технические и технологические требования следующего характера:

• резкое повышение функциональных, скоростных и коммуникационных возможностей;

• максимальное использование БИС с высокой степенью интеграции для повышения надежности процессора, возможности размещения элементов на плате модуля и упрощения топологии печатной платы, при этом разрядность локальной шины процессора не должна превышать 16;

• максимальное использование микросхем с планарными корпусами для поверхностного монтажа;

• печатная плата должна иметь не более двух слоев;

• геометрические размеры платы должны соответствовать размерам платы процессора ПРЦ-10.

Ниже рассматриваются наиболее важные для процессора БИС.

4.1.1 Бис микропроцессора.

Процессор ПРЦ-300/131 построен на микропроцессоре Intel386ЕХ, разработанном фирмой Intel специально для встроенных приложений. Он представляет собой высокоинтегрирован­ное, 32-разрядное, полностью статическое ЦПУ, оптимизированное для встроенных примене­ний. С 16-разрядной внешней шиной данных, 28-разрядной внешней шиной адреса, и режимом системного менеджмента (управления) Intel (SMM), Intel386EX приводит обшир­ную библиотеку архитектуры Intel386 в архитектуру встроенных систем. Это обеспечивает преимущества 32-разрядного программирования с сохранением стоимости, связанной с 16-разрядной аппаратной системой. Он имеет следующие характеристики.

1. Статическое ядро ЦПУ (CPU):

• низкое энергопотребление;

• рабочее напряжение питания от 2,7В до 5,5В;

• рабочая частота:

16МГц при напряжении от 2,7 В до 3,3 В;

20МГц при напряжении от 3,0 В до 3,6 В;

25МГц при напряжении от 4,5 В до 5,5 В;

• системная архитектура с прозрачным управлением энергопотреблением:

• расширенные режимы системной архитектуры Intel для полностью совместимых систем;

• управление энергопотреблением, прозрачное для операционных систем и прикладных программ, программируемые режимы энергопотребления, режим пониженного энергопотребления (потребляемый ток — до 10-20 микроампер);

2. Полностью 32-разрядная внутренняя архитектура:

• 8-, 16-, 32-разрядные типы данных;

• восемь 32-разрядных регистров общего назначения;

• выполнение программ для архитектуры Intel386 при стоимости 16-разрядной аппаратной среды;

• выполнение тех же приложений и операционных систем, что и микропроцессоры Intel386 DX и SX;

• совместимость объектных кодов с микропроцессорами 8086, 80186, 80286, и Intel386;

3. Высокопроизводительная 16-разрядная шина данных:

• двухтактный цикл шины;

• конвейерная обработка адреса позволяет использовать медленную недорогую память.

4. Встроенное устройство менеджера (диспетчера) памяти:

• поддержка виртуальной памяти;

• дополнительная встроенная подкачка (paging - перемещение активных страниц виртуальной памяти с диска в оперативную память и пассивных из памяти на диск;

• 4 уровня принудительной аппаратной защиты;

• устройство менеджера памяти полностью совместимо с микропроцессорами 80286 и Intel386 DX.

5. Большое унифицированное пространство памяти:

• 64 Мегабайта физической памяти;

• 64 Терабайта виртуальной памяти;

• 4 Гигабайта — максимальный размер сегмента.

6. Числовая поддержка математических сопроцессоров Intel387SX и SL.

7. Встроенная поддержка отладки, включающая регистры точек останова.

8. Полная поддержка системной разработки.

9. Высокоскоростная технология CHMOS.

10. Два типа корпусов:

• 132-выводной плоский пластмассовый четырехсторонний корпус;

• 144- выводной тонкий четырехсторонний корпус.

11. Встроенные периферийные функции:

• синхронизация и устройство управления энергопотреблением;

• устройство выбора кристалла с восемью выходами и возможностью настройки каждого выхода на тот или иной фрагмент адресного пространства, разрядности этого пространства и времени тайм-аута;

• устройство контроллера прерываний на все внутренние прерывания и 8 внешних прерываний;

• устройство таймеров/счетчиков (три 16-разрядных таймера-счетчика, 65536 интервалов счета или событий);

• устройство сторожевого таймера (32 разряда, 4.3 миллиарда интервалов счета);

• устройство асинхронного последовательного ввода-вывода (два порта с максимальной скоростью передачи 512 Кбод и составом шин, обеспечивающих работу с модемом);

• устройство синхронного последовательного ввода-вывода (1 порт с максимальной скоростью передачи 5 Мбод);

• устройство параллельного ввода-вывода;

• устройство ПДП и арбитра шины (два канала с возможностью подключения к ним путем соответствующей настройки последовательных портов);

• устройство управления регенерацией;

• устройство сканирования границы JTAG.