
- •Зао «Волмаг»
- •2. Блок контроллера бк-1, бк-1м
- •3. Блок устройств связи с объектом бусо, бусо-м.
- •4. Модуль процессора прц-300/131
- •4.1 Элементная база процессора
- •4.1.1 Бис микропроцессора.
- •4.1.2 Память для хранения программ и редко изменяемой информации.
- •4.1.3 Память для хранения данных.
- •4.1.4 Твердотельный флэш- диск.
- •4.1.5 Бис энергонезависимого табеля-календаря.
- •4.1.6 Бис контроллерной сети.
- •4.1.7 Бис радиального канала.
- •4.2 Описание структурной схемы процессора.
- •4.3 Описание конструкции модуля.
- •4.4 Принципы построения и функционирования резидентного программного обеспечения
- •4.4.1 Системное программное обеспечение.
- •4.4.1.1 Назначение и состав системного программного обеспечения.
- •4.4.1.2 Функции инициализации процессора.
- •4.4.1.3 Распределение памяти процессора
- •Распределение основного адресного пространства
- •Распределение адресного пространства ввода-вывода
- •4.4.1.4 Системный монитор.
- •4.4.2 Прикладное программное обеспечение ппо.
- •5. Модуль контроля и программирования мкп.
- •6. Панель лицевая пл
- •6.1 Лицевая панель пл-1
- •6.2 Лицевая панель пл-2
- •7. Пульт настройки пн-1
- •8. Модули и блоки связи с объектом.
- •8.1 Модуль аналоговых сигналов мас.
- •8.2 Модуль аналоговых и дискретных сигналов мда.
- •8.3 Модуль дискретных сигналов мсд
- •8.4 Блок усилителей сигналов низкого уровня бут-10 (бут-10м)
- •8.5 Блок усилителей сигналов резистивных датчиков бус-10(бус-10м)
- •8.6 Блок усилителя мощности бум-20м
- •8.7 Блок переключения бпр-10
- •8.8 Резисторы нормирующие рн-1
- •8.9 Модуль стабилизатора напряжения мсн-10.
- •9. Блоки питания бп-ш (бп-шм), бп-4м (бп-4м15) и бп-г
- •10. Клеммно-блочные и межблочные соединители
- •10.1 Клеммно-блочные соединители кбс-1, кбс-1м, кбс-11, кбс-2, кбс‑2м (кбс-2р), кбс‑3, кбс-3м (кбс-3р), кбс-22 (кбс-22р), кбс-32 (кбс‑32р), кбс-33 (кбс-33р)
- •10.3 Межблочные соединители мбс, мбс-1
- •11. Приложение *
8.2 Модуль аналоговых и дискретных сигналов мда.
Модуль аналоговых и дискретных сигналов МДА выполняет функции преобразования входных аналоговых сигналов постоянного тока в цифровой двоичный код - АЦП и цифровой код - в дискретный выходной сигнал - ЦДП.
В модуле МДА реализовано 8 каналов АЦП и 4 канала ЦДП.
Функциональная схема модуля МДА приведена на рисунке 8.2.
Схемотехника
8 каналов АЦП аналогична модулю МАС,
описание которого приведено в разделе
8.1.
На сборках D1, D2, D3 реализовано обращение к модулю МДА.
По шине данных D4...D7 задается номер канала ЦДП и дискретное состояние «0» или «1» по каждому каналу выхода ЦДП через регистр D4 и буфер D5.
Оптопара Vо ячейки ДН1 осуществляет гальваническую развязку «вход-выход». Транзистор VT3 осуществляет защиту выходного транзистора VTc от короткого замыкания.
Перемычка П устанавливается для импульсного выхода - ЦИП и убирается для дискретного выхода ЦДП.
Схема электрическая принципиальная модуля МДА - 6.399.849 ЭЗ
Обращение к модулю реализовано на микросхемах Д1, Д2, Д3. Дешифратор Д2 выполнен на микросхеме К555ИД7.
Элементная база каналов АЦП аналогична модулю МАС и описана в разделе 8.1.
Через регистр Д6, выполненный на микросхеме К561ИР9, устанавливается работа каналов ЦДП. Буфер Д7 выполнен на микросхеме К561ЛН1. Гальваническую развязку вход-выход» осуществляют оптопары V38 - V41.
Выходы ЦДП реализованы на транзисторах V2, V3 ячеек ДН9 -ДН12.
Сборка из транзистора V43, стабилитрона V42, резисторов R49, R50 осуществляет защиту силовых выходных транзисторов от перенапряжения при работе на индуктивную нагрузку.
Транзисторы V1 ячеек ДН9-ДН12 осуществляют защиту выходных транзисторов при коротком замыкании.
8.3 Модуль дискретных сигналов мсд
Модуль дискретных сигналов МСД выполняет функции преобразования входных дискретных сигналов в цифровой двоичный код - ДЦП и цифровой код - в дискретный выходной сигнал - ЦДП.
В модуле предусмотрено 16 дискретных входов и выходов.
Количество входов и выходов определяется кодом модуля (см. табл.8.1) раздела 8. Функциональная схема модуля МСД приведена на рис.8.3. Обращение к модулю и организация его работы осуществляется сборкой Д1, Д2, Д3, Д4. Входные дискретные сигналы проходят через оптопары V1-V16 и инверторы Д5-Д8. В режиме чтения информация о состоянии дискретных входов поступает на шину данных Д0...Д7. В режиме записи происходит запись информации с шины данных Д0...Д7 в регистры Д9 (младший байт) и Д10 (старший байт) о состоянии выходов.
Работа
выходных ячеек 1-16 организован так же,
как в модуле МДА.
Принципиальная электрическая схема модуля МСД - 6.369.890 ЭЗ
Обращение к модулю реализовано на дешифраторах К555ИД7 (Д1, Д2) и инверторах К555ЛН1 (Д3).
Гальваническая развязка дискретных входов осуществляется оптопарами V5...V8 ячеек ДН1...ДН. Выход на шину данных осуществляется через буфер К555ЛА3 (Д1) ячеек ДН1...ДН4. Информация с шины данных состоянии выходов поступает через регистр К561ИР9 (Д1) и буфер К561ЛН1 (Д2) ячеек ДН5...ДН8. Гальваническая развязка дискретных выходов осуществляется оптопарами АОТ128Г (V1...V4) ячеек ДН5...ДН8. Силовые выходы ЦДП выполнены на транзисторах V9...V16. Транзисторы V5...V8 ячеек ДН5...ДН8 осуществляют защиту выходных транзисторов при коротком замыкании. Сборка из транзистора V2, стабилитрона V1, резисторов R11, R12 осуществляет защиту силовых выходных транзисторов от перенапряжения при работе на индуктивную нагрузку.
Количество ячеек канала ДЦП и ЦДП определяется кодом модуля МСД (см. таблицу 8.1 раздела 8).
Перемычка Х2 устанавливается для импульсного выхода - ЦИП и убирается для дискретного выхода - ЦДП.