
- •Алгебра логика
- •Булева алгебра
- •Стандартные формы
- •Реализация логических функций
- •Диодно-транзисторный логический элемент (лэ-дтл)
- •5. Элементы интегральной инжекционной логики (и2л)
- •6. Преобразователи кодов (пк)
- •Дешифратор
- •Линейный дешифратор
- •Пирамидальный дешифратор
- •Матричный дешифратор
- •Мультиплексор
- •Демультиплексор
- •7. Комбинационные сумматоры (sm)
- •Вычитатель
- •Асинхронные rs-триггеры
- •Синхронные rs-триггеры
- •Модификации rs-триггеры
- •10. Регистры (rg)
- •Счетчики
- •Запоминающие устройства (память)
- •Оперативные зу
7. Комбинационные сумматоры (sm)
7.1. Полусумматоры
Сумматоры – комбинационные устройства, реализующие арифметическое сложение двоичных чисел.
7.2. Полный SM
Лекция 7.
Вычитатель
Это комбинационное устройство, реализующее вычитание двух одноразрядных чисел.
|
|
|
|
|
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
Из соответствующих
выражений для суммы с переносами и для
разности с заемами можно видеть, что S
и D
– идентичны, а P
и V
– отличны.
Если вместо
поставить
,
а вместо
–
,
то
Это значит, что вычитание можно заменить суммированием, представив вычитание в обратном коде с учетом инверсии функции заема. Это необходимо для построения сумматора, выполняющего сложение чисел с произвольными знаками.
Алгебраический сумматор
Совмещение операций сложения и вычитания требует дополнительного сигнала, устанавливающего режим работы сумматора.
Многоярусный сумматор
Сумматор с последовательным переносом
Сумматор с ускоряющим переносом
Увеличение быстродействия достигается за сет одновременного формирования сигнала переноса во всех разрядах.
– функция прозрачности.
– функция генерации.
Двоично-десятичный сумматор
|
|
|
|
|
|
|
|
|
|
|
0 |
0 |
0 |
0 |
0 |
0 |
|
|
|
|
|
1 |
0 |
0 |
0 |
0 |
1 |
|
|
|
|
|
2 |
0 |
0 |
0 |
1 |
0 |
|
|
|
|
|
3 |
0 |
0 |
0 |
1 |
1 |
|
|
|
|
|
4 |
0 |
0 |
1 |
0 |
0 |
|
|
|
|
|
5 |
0 |
0 |
1 |
0 |
1 |
|
|
|
|
|
6 |
0 |
0 |
1 |
1 |
0 |
|
|
|
|
|
7 |
0 |
0 |
1 |
1 |
1 |
|
|
|
|
|
8 |
0 |
1 |
0 |
0 |
0 |
|
|
|
|
|
9 |
0 |
1 |
0 |
0 |
1 |
|
|
|
|
|
10 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
11 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
12 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
13 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
14 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
15 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
16 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
17 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
18 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
19 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
Лекция №8
7.7. Комбинационные перемножители
8. Цифровые компараторы
Цифровые компараторы – логические устройства, реализующие функцию отношения двух чисел.
Одноразрядные ЦК
;
Многоразрядные ЦК
;
+
;
9. Триггеры
Триггеры – спусковые или релаксационные устройства с двумя или более устойчивыми состояниями, в которые они могут переключаться внешним информационным сигналом.
По способу записи информации триггеры подразделяются на:
1) асинхронные;
2) синхронные (тактируемые).
В синхронных триггерах момент переключения определяется моментом смены кодовой комбинации на информационных входах.
В синхронных триггерах смена состояний осуществляется в строго определенные моменты времени, действуя специальным тактирующим импульсом.
По реакции триггеров на входные управляющие воздействия разделяют:
Rs-триггер R- ReSet – «0»
S – Set – «1»;
T- триггер T – 0 – 1 – 0.
JK – триггер (универсальный): J=S; K=R;
J=K=1 – T-
D- триггер: 0 – 0;
1 – 1.
Лекция 9.