6 Лабораторная работа №5 Изучение триггеров
1. Цель работы
Изучение работы основных типов триггеров.
2. Подготовка к работе
Изучить основные типы триггеров.
3. Описание схем
В данной лабораторной работе исследуются следующие типы триггеров: 1) асинхронный RS-триггер – рисунок 6.1;
2) синхронный RS-триггер – рисунок 6.2;
D-триггер – рисунок 6.3;
универсальный JK-триггер – рисунок 6.4.
Асинхронный RS-триггер построен на двухвходовых логических элементах И-НЕ D1-D2, охваченных перекрестными обратными связями. Для индикации состояния входных и выходных сигналов используются лампочки, обозначенные для удобства R, S и Q. С помощью клавиатуры можно управлять положением переключателей, изменяя тем самым входные сигналы триггера.
Рисунок 6.1 - Асинхронный RS – триггер
В схемах остальных триггеров используются встроенные идеализированные модели соответствующих компонентов – RS-триггер, D-триггер, JK-триггер с асинхронными входами для раздельной предварительной установки в состояния 0 и 1. При изучении этих схем необходимо также, как и выше, пользоваться клавиатурой для управления переключателями и фиксировать состояния отдельных узлов схемы с помощью соответствующих лампочек.
Рисунок 6.2 - Синхронный RS – триггер
Рисунок 6.3 - D – триггер
Рисунок 6.4 - Универсальный JK-триггер
4. Задание к лабораторной работе
Исследовать работу следующих типов триггеров: асинхронного RS-триггера, синхронного RS- триггера, D-триггера и универсального JK-триггера.
5. Порядок выполнения лабораторной работы
5.1. Запустить программу EWB.
5.2. Открыть файл: «rs-триггер.ewb». Подавая различные комбинации сигналов на входы, триггера снять таблицу переходов, определяющую правило функционирования RS-триггера. Свечение лампочек красным светом соответствует уровню логической единицы, отсутствие свечения – логическому нулю.
5.3. Повторить выполнение пункта 5.2, открывая поочередно каждый из файлов: «синхронный rs-триггер.ewb», «d-триггер.ewb», «jk-триггер.ewb».
5.4. Закрыть программу EWB.
6. Содержание отчета:
6.1. Схемы всех лабораторных установок.
6.2. Таблицы переходов логических уровней исследуемых триггеров.
6.3. Выводы по лабораторной работе.
7. Контрольные вопросы:
7.1. Назначение триггеров.
7.2. Основные типы триггеров, их условное обозначение.
7.3. Пояснить работу асинхронного RS-триггера.
7.4. Пояснить работу синхронного RS-триггера.
7.5. Пояснить работу D-триггера.
7.6. Пояснить работу универсального JK-триггера.
7.7. Каковы достоинства двухступенчатых триггеров?
7 Лабораторная работа №6 Исследование двоичных счетчиков
1. Цель работы
Изучение работы двоичных счетчиков, приобретение навыков в практическом построении и экспериментальном исследовании делителей частоты.
2. Подготовка к работе
Изучить назначение счетчиков, реализацию счетчиков на различных типах триггеров, работу счетчиков с прямым и обратным счетом, построение делителей частоты на счетчиках.
3. Описание схем
На рисунке 7.1 показана схема четырехразрядного суммирующего счетчика, собранного на D-триггерах D1-D4. С помощью переключателя S осуществляется подача на вход младшего разряда счетчика запускающих импульсов. Для индикации состояния счетчика используется шестнадцатиричный индикатор, лампочки показывают состояние каждого разряда счетчика.
Рисунок 7.1 - Четырехразрядный суммирующий счетчик
Схема вычитающего счетчика (рисунок 7.2) отличается от предыдущей способом соединения триггеров: счетный вход триггера старшего разряда соединен с прямым выходом триггера младшего разряда.
Рисунок 7.2 - Четырехразрядный вычитающий счетчик
На рисунке 7.3 показана схема лабораторной работы для изучения делителя частоты с произвольным коэффициентом деления. Схема состоит из трех D-триггеров с инверсными входами для асинхронной установки в состояния «0» и «1». Триггеры соединены по схеме счетчика с прямым счетом. Прямоугольная последовательность входных импульсов формируется источником «Pulse». Выходы каждого разряда счетчика подключены ко входам дешифратора «demux», выход которого через переключатель S может коммутироваться на входы «Установка нуля» триггеров. Лампочки предназначены для контроля состояния разрядов счетчика. Для визуального наблюдения работы делителя в данной схеме используется логический анализатор, на входы которого заведены входная импульсная последовательность и каждый разряд счетчика.
Рисунок 7.3 –Делитель частоты