2. Проектирование подсистемы памяти
Подсистема памяти микропроцессорного комплекта К580ВМ80А состоит из постоянного запоминающего устройства (ПЗУ) и оперативного запоминающего устройства (ОЗУ).
В ПЗУ предусматривается только считывание информации из него, а в ОЗУ можно производить запись и считывание информации.
Отметим, что для передачи данных используется 8-ми разрядная шина (ШД).
2.1 Разработка пзу системы
По заданию для организации ПЗУ необходимо использовать микросхему К556РТ4. Она составлена по схеме 256х4 разряда. То есть одна микросхема имеет 256 ячеек памяти по 4 бита каждая. Так как необходимый объём ПЗУ 256 байт, то нам достаточно создать 1 банка ПЗУ, состоящих из 2 микросхем К556РТ4. Условное графическое обозначение микросхемы К556РТ4 представлено на рисунке 2.1.
Рис. 2.1 Условное графическое обозначение микросхемы К556РТ4
Назначение выводов: 1,2,3,4,5,6,7,15-входы адресные; 9,10,11,12-выходы; 13,14-входы выборки кристалла.
Организация ПЗУ представлена на рис. 2.2.
2.2 Разработка озу системы
По заданию для организации ОЗУ необходимо использовать микросхему КР565РУ2. Она составлена по схеме 1024х1 разряд. То есть одна микросхема имеет 1024 ячеек памяти по 1 бит каждая. Так как необходимый объём ОЗУ 1024 байт, то нам нужно создать 1 банк ОЗУ, состоящих из 8 микросхем КР565РУ2. Условное графическое обозначение микросхемы КР565РУ2 представлено на рис.2.3.
Рис. 2.3 Условное графическое обозначение микросхемы КР565РУ2
Назначение выводов: 1,2,14,15,16-вход адресный столбца; 3-вход сигнала запись-считывание; 4,5,6,7,8-вход адресной строки; 9-общий; 10-напряжение питания; 11,12-выход информационный; 13-вход сигнала разрешения.
Организация ОЗУ представлена на рис. 2.4.
3. «Раскраска» адресной шины. Разработка адресного дешифратора
Для определения разрядов шины адреса, которые будут использоваться для подсистемы памяти, раскрасим шину адреса. Раскраска шины адреса приведена в таблице 1.
В задании обращение к портам ввода/вывода идет как к памяти, следовательно, порты будут использовать свое адресное пространство.
Отметим, что адресация ПЗУ начинается с нулевой ячейки, так как работа микропроцессора начинается с программы, записанной в ПЗУ.
Таблица 1. Адресное пространство памяти
Адрес |
А15 |
А14 |
А13 |
А12 |
А11 |
А10 |
А9 |
А8 |
А7 |
А6 |
А5 |
А4 |
А3 |
А2 |
А1 |
А0 |
Устройство |
0000 |
0 |
0 |
0 |
X |
X |
X |
X |
X |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
ПЗУ Банк 1 |
0001 |
0 |
0 |
0 |
X |
X |
X |
X |
X |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
00FF |
0 |
0 |
0 |
X |
X |
X |
X |
X |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
1000 |
0 |
0 |
1 |
X |
X |
X |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
ОЗУ Банк 1 |
1001 |
0 |
0 |
1 |
X |
X |
X |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
10FF |
0 |
0 |
1 |
X |
X |
X |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
2000 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
Port 4 К580ВИ53 |
2001 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
2002 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
|
2003 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
|
3000 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
Port 1 К580ВВ51 |
3001 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
4000 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
Port 2 К580ВВ55 |
4001 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
|
4002 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
4003 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
5000 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
Port 3 К580ВН59 |
5001 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
Для выбора ПЗУ/ОЗУ, последовательного порта, параллельного порта, программируемого контроллера прерываний достаточно 3 бита А15, А14, А13. Дешифратор реализован в принципиальной схеме как дешифратор серии К555ИД3. Условное графическое обозначение микросхемы К555ИД3 представлено на рис.3.1.
Рис 3.1 Условное графическое обозначение микросхемы К555ИД3
Назначение выводов: 1,2,3,4,5,6,7,8,9,10,11,13,14,15,16,17-выходы дешифратора; 18,19-вход блокировки; 20,21,22,23-информационные входы.
В соответствии с заданием, обращение к портам ввода-вывода идёт как к памяти. Мы имеем 4 устройства: параллельный порт (К580ВВ55), последовательный порт (К580ВВ51) и программируемый интервальный таймер (К580ВИ53),программируемый контроллер прерываний (К580ВН59).