- •Ставрополь, 2013 г. Фгаоу впо «Северо-Кавказский федеральный университет»
- •Задание
- •1 Анализ использования задач суммирования чисел по модулю в криптографических приложениях 11
- •2 Аналитический обзор архитектуры и принципов построения современных цифровых сигнальных процессоров 14
- •3 Разработка практических рекомендаций по использованию алгоритмов суммирования чисел по модулю для цифрового сигнального процессора 23
- •Список используемых сокращений
- •Введение
- •Анализ использования задач суммирования чисел по модулю в криптографических приложениях
- •1Обзор проблем защиты информации в компьютерных системах
- •2Обзор основных задач криптографии использующих суммирование чисел по модулю
- •Задача обеспечения секретности передаваемых сообщений
- •Использование криптографических методов при автоматизации процессов передачи и обработки информации
- •3Выводы по главе
- •Аналитический обзор архитектуры и принципов построения современных цифровых сигнальных процессоров
- •4Классификация универсальных и специализированных цифровых сигнальных процессоров
- •5Общие аппаратные архитектуры используемые для цифровой обработки сигналов
- •5.1Основные особенности гарвардской архитектуры
- •5.2Особенности конвейерной обработки задач
- •5.3Общие принципы построения аппаратных умножителей
- •6Общие принципы построения универсальных цифровых сигнальных процессоров
- •6.1Особенности архитектуры с фиксированной запятой
- •6.2Построение процессоров с плавающей запятой
- •7Особенности построения специализированных цифровых сигнальных процессоров
- •8Выводы по главе
- •Разработка практических рекомендаций по использованию алгоритмов суммирования чисел по модулю для цифрового сигнального процессора
- •9Классификация и основные принципы построения сумматоров
- •10Схемотехнические решения построения сумматоров
- •11Обоснование основных требований к аппаратным средствам реализации алгоритмов суммирования чисел по модулю в криптографических приложениях
- •12Синтез алгебраических основ суммирования чисел по произвольному модулю
- •13Алгоритм нахождения суммы чисел по модулю
- •14Алгоритм реализации многоразрядного параллельного сумматора по модулю с последовательным переносом
- •15Выводы по главе
- •Заключение
- •Список использованных источников
- •Приложение а
5.2Особенности конвейерной обработки задач
Конвейерная обработка — это метод, который позволяет совмещать несколько операций в процессе выполнения. При конвейерной обработке задача разбивается на несколько различных подзадач, которые затем совмещаются при выполнении. Данный метод широко используется в цифровой обработке сигналов для повышения скорости. Конвейер в цифровой обработке подобен обычной производственной линии на фабрике, например, предприятии по сборке телевизоров или автомобилей. Как и на производственной линии, задача разбивается на небольшие независимые подзадачи, именуемые каскадами конвейера. Последовательное соединение каскадов формирует конвейер.
Как было показано выше, команду можно разбить на три этапа. Каждый этап команды рассматривается как каскад конвейера. Таким образом, можно организовать наложение команд, при котором новая команда будет начинать выполняться в первый момент каждого такта (см. рисунок 3, а).
5.3Общие принципы построения аппаратных умножителей
Основными численными операциями в цифровой обработке сигналов для криптографических приложений являются умножение и сложение [25]. Умножение в программной форме печально знаменито своей трудоемкостью, а если используется арифметика с плавающей запятой, сложение оказывается даже еще более трудоемкой операцией. Чтобы максимально ускорить цифровую обработку сигналов в реальном времени, рекомендуется использовать специализированные аппаратные умножители-накопители с арифметикой с плавающей или фиксированной запятой. Такое аппаратное обеспечение теперь стандартно используется во всех цифровых процессорах сигналов.
6Общие принципы построения универсальных цифровых сигнальных процессоров
Универсальные процессоры ЦОС — это, по сути, высокоскоростные микропроцессоры с гарвардской архитектурой и наборами команд, оптимизированных под операции ЦОС. В данных процессорах везде, где только возможно, выполнение трудоемких операций (таких как сдвиг/масштабирование, умножение и т.д.) облегчается за счет интенсивного использования гарвардской архитектуры, конвейерной обработки и специализированного аппаратного обеспечения [20].
6.1Особенности архитектуры с фиксированной запятой
Доступные на сегодня процессоры ЦОС с фиксированной запятой отличаются друг от друга деталями архитектуры и встроенными ресурсами. Резюме по ключевым особенностям четырех поколений процессоров ЦОС с фиксированной запятой, созданных основными производителями полупроводниковых технологий, представлено в таблице 2.1.
Таблица 2.1 – Особенности универсальных процессоров ЦОС с фиксированной запятой производства Texas Instruments, Motorola и Analog Devices
Поколение |
ЦОС с фиксированной запятой |
Ширина \число тракта данных (биты) |
Длина слова накопителя (биты) |
Размер встроенного ОЗУ (слова) |
Размер КЭШа команд |
Число умножителей |
Коэффициент производительности |
1 |
TMS320C10 (Texas Instruments) |
16\1 |
16 |
144 |
|
1 |
|
2 |
TMS320C50 (Texas Instruments) |
16\2 |
16 |
10K |
|
1 |
10@50МГц |
DSP56002 (Motorola) |
24\2 |
24 |
1К |
|
1 |
13@50МГц |
|
DSP-2100 (Analog Devices) |
16\2 |
16 |
32К |
16 |
1 |
13@52МГц |
|
1600 (Lucent Technologies) |
16\2 |
16 |
|
15 |
1 |
22@120МГц |
Ключевые особенности TMS320Clx — выделенные арифметические устройства, которые включают умножитель и накопитель. Процессоры семейства имеют модифицированную гарвардскую архитектуру с двумя отдельными областями памяти для данных и программы. Кроме того, процессоры имеют встроенную память и несколько специальных команд для выполнения основных алгоритмов ЦОС.