14.5. Цифровые компараторы
Цифровые компараторы производят сравнение двух чисел, заданных в двоичном (двоично-десятичном) коде, с тем, чтобы выяснить, равны ли они или какое из них больше. Рассмотрим в качестве примера четырехразрядный цифровой компаратор, выполненный на ИС 1564СП1, восемь входов которого используют для подачи на них кода в виде двух четырехразрядных слов: x4…x1 и y4…y1, подлежащих сравнению (рис. 14 .10, а).
Управляющие входы X > Y, X = Y, X < Y могут быть использованы для наращивания разрядности компаратора. Результат сравнения чисел отображается на соответствующем выходе компаратора: X > Y, X = Y, X < Y.
На рис. 14 .10, б приведена таблица истинности этого компаратора. Первые две верхних строки таблицы определяют тот случай работы компаратора, когда подлежащие сравнению четырехразрядные слова не равны друг другу. При этом сигналы на управляющих входах никакого влияния на результаты сравнения не оказывают.
Три следующих строки таблицы характеризуют работу компаратора с последовательным (каскадным) способом наращивания разрядности, то есть когда выходы компаратора младших разрядов подключены к управляющим входам компаратора старших разрядов (рис. 14 .11).
Рис. 14.10. Цифровой компаратор 1564СП1:УГО (а) и таблица истинности (б)
Рис. 14.11. Последовательный способ наращивания разрядности компараторов
Однако последовательное включение четырехразрядных компараторов выгодно только при сравнении восьмиразрядных слов. Если же необходимо сравнивать трехбайтовые слова (24 разряда), то понадобится 24 / 4 = 6 четырехразрядных компараторов. Время установления такого устройство окажется в шесть раз больше, чем у одного четырехразрядного компаратора. В этом случае целесообразно использовать комбинированный (пирамидальный) способ соединения компараторов, позволяющий при шести компараторах сравнивать трехбайтовые слова за время, в три раза меньше, чем при последовательном способе соединения.
Четыре последних строки таблицы истинности объясняют работу компаратора при комбинированном способе наращивания разрядности. На рис. 14 .12 приведена схема 24-разрядного компаратора. Компаратор DD1 формирует сравнение младших четырех разрядов. Каждый из компараторов DD2…DD5 обеспечивает сравнение пяти последующих разрядов, путём подключения пятых разрядов к управляющим входам X > Y, X < Y. Вход X = Y этих компараторов подключен к низкому уровню напряжения, а сигналы с выходов X = Y никуда не подаются. Окончательный результат сравнения снимается с выходов компаратора DD6.
Рис. 14.12. Комбинированный способ наращивания разрядности компараторов
Аналогично можно построить компаратор для сравнения 120-разрядных слов. Для этого используют пять 24-разрядных компараторов и еще одну ИС 1564СП1, при этом время сравнения увеличится в три раза по сравнению с четырехразрядным компаратором.
Контрольные вопросы
Какая логическая схема называется комбинационной? Назовите основные группы комбинационных устройств.
Приведите примеры логических элементов, выпускаемых промышленностью.
Объясните принцип действия шинного приёмопередатчика на примере ИС КР1554АП4, КР1554АП9.
Нарисуйте схему преобразователя двоичного кода в код управления семисегментным индикатором и объясните принцип его действия.
Объясните принцип действия шифратора. Что такое приоритетный шифратор?
Что такое дешифратор? Чем отличаются полный и неполный дешифраторы?
Приведите примеры функциональных схем дешифраторов и их таблиц истинности.
Что такое мультиплексор? Какова его обобщенная схема?
Нарисуйте схему мультиплексоров 1564КП15, 590КН5 и объясните принцип их работы.
Что такое демультиплексор? Какова его схема? Где он применяется?
Каково назначение цифрового компаратора? Нарисуйте схему компаратора 1564СП1 и объясните принцип его работы.
В чем состоит последовательный способ наращивания компараторов?
В чем состоит комбинированный способ наращивания компараторов?