
- •Кафедра – Информационно- Коммуникационные Технологии
- •Лекция 1. Введение в дисциплину – эвм и периферийные устройства
- •1.1 История развития вычислительной техники
- •1.2 Основные принципы построения эвм
- •Поколения эвм
- •Классификация эвм
- •Вопросы
- •Лекция 2. Компьютер – общие сведения
- •2.1 Основные узлы пк – «Материнская плата»
- •2.2 Основные компоненты компьютера:
- •2.3 Интерфейсные шины
- •2.4 Основные периферийные устройства компьютера
- •Вопросы и задания
- •Лекция 3. Представление данных в эвм.
- •3.1 Форматы файлов
- •3.2 Кодирование чисел
- •3.3 Кодирование текста
- •3.4 Кодирование графической информации
- •3.5 Кодирование звука
- •3.6 Типы данных
- •Лекция 4. Структурная организация эвм - процессор Введение
- •Что известно всем
- •4.1 Микропроцессорная система
- •4.2 Что такое микропроцессор?
- •4.3 Основной алгоритм работы процессора
- •Алу Запросы на пре-ия и пдп
- •4.4 Программный код и система команд
- •4.5 Микроархитектура процессора
- •512 Кбайт
- •Лекция 5. Микропрограммное устройство управления
- •5.1 Устройство управления
- •5.2 Микропроцессорная память
- •5.3 Структура адресной памяти процессора
- •5.4 Интерфейсная часть мп
- •5.5 Назначение и функции чипсета в микропроцессорной системе
- •Лекция 6. Организация памяти
- •6.1 Организация подсистемы памяти в пк
- •6.2 Оперативная память
- •6.4 Технологии оперативной памяти
- •Вопросы для самоконтроля
- •Лекция 7. Внешняя память компьютера Введение
- •Жесткий диск (Hard Disk Drive)
- •Общее устройство нжмд
- •Пластины (диски)
- •Головка записи-чтения
- •Позиционер
- •Контроллер
- •Производительность
- •Структура хранения информации на жестком диске
- •Кластер
- •Магнитооптические диски
- •Лазерные компакт-диски cd - rom
- •Дисковые массивы и уровни raid
- •Raid 0: Базовая конфигурация.
- •Raid1: Зеркальные диски.
- •Raid 2: матрица с поразрядным расслоением
- •Raid 3: аппаратное обнаружение ошибок и четность
- •Raid 4: внутригрупповой параллелизм
- •Raid 5: четность вращения для распараллеливания записей
- •Raid 6: Двумерная четность для обеспечения большей надежности
- •Флэш-память
- •Вопросы и задания
- •Лекция 8. Логическая организация памяти
- •Виртуальная память
- •Основная память
- •Дисковая память
- •Страничная организация памяти
- •Преобразование адресов
- •Сегментная организация памяти.
- •Свопинг
- •Вопросы и задания
- •Лекция 9. Методы адресации
- •Лекция 10. Архитектура risc-процессоров
- •10.1 Основные черты risc-процессоров
- •10.2 Risc-процессоры 3-го поколения
- •Структура процессоров Alpha: 21064, 21264
- •10.3Пиковая производительность risc-процессоров
- •10.4 Области применения risc-процессоров
- •Вопросы для самоконтроля
- •Лекция 11. Высокопроизводительные вс
- •11.1 Параллельная обработка данных на эвм
- •Закон Амдала
- •11.2 История появления параллелизма в архитектуре эвм
- •11.3 Классы параллельных систем
- •11.4 Технологии параллельного программирования
- •11.5 Оценки производительности супер-эвм
- •Вопросы для самоконтроля
- •Лекция 12. Особенности архитектуры современных высокопроизводительных вс Введение
- •Параллельные системы
- •Классификация архитектур по параллельной обработке данных
- •Вычислительные Системы
- •Параллелизм на уровне команд – однопроцессорные архитектуры
- •Конвейерная обработка
- •Суперскалярные архитектуры
- •Мультипроцессорные системы на кристалле
- •Технология Hyper-Threading
- •Многоядерность — следующий этап развития
- •Вопросы и задания
- •Лекция 13. Организация обмена в вычислительной системе
- •13.1 Система прерываний и исключений в архитектуре ia-32
- •13.2 Расширенный программируемый контроллер прерываний (apic)
- •13. 3 Обработка прерываний на основе контроллера 8259a
- •13.4 Подсистема прямого доступа к памяти
- •Вопросы для самоконтроля
- •Лекция 14. Интерфейсы вычислительных систем
- •14.1 Типы и характеристики интерфейсов
- •14.2 Архитектура системных интерфейсов
- •14.3 Системные интерфейсы для пк
- •14.5 Интерфейс pci
- •14.6 Порт agp
- •14.8 Интерфейсы накопителей
- •Вопросы для самоконтроля
- •Лекция 15. Интерфейсы периферийных устройств
- •15.1 Интерфейсы scsi
- •15.2 Интерфейс rs-232c
- •15.3 Интерфейс ieee 1284
- •15.4 Инфракрасный интерфейс
- •15.5 Интерфейс usb
- •15.6 Интерфейс ieee 1394 - FireWire
- •Вопросы для самоконтроля
- •Лекция 16. Состав, классификация и характеристики периферийных устройств
- •16.1 Классификация периферийных устройств
- •16.2 Видеосистема
- •16.3 Видеоадаптеры
- •16.5 Аудиосистема
- •Контрольные вопросы
- •Список основной литературы
- •Список дополнительной литературы
- •Приложение Классификация и основные определения пу.
- •Общая характеристика клавиатуры.
- •Интерфейс клавиатуры и мыши.
- •Скан-коды и системная поддержка.
- •Манипуляторы-указатели
- •Общая характеристика методов вывода изображений.
- •Графический режим.
- •Текстовый режим.
- •Трехмерная графика и способы обработки видеоизображений.
- •Принципы передачи цветных телевизионных изображений.
- •Объединение компьютерной графики и телевизионного изображения.
- •Стандарты кодеков изображений mpeg.
- •Основные технические характеристики.
- •Управление монитором.
- •Плоские дисплеи.
- •Интерфейсы дисплеев.
- •Функциональная схема адаптеров дисплеев
- •Графический процессор адаптера, принцип работы тракта записи.
- •Принцип считывания со сравниванием цветов в графическом адаптере.
- •Параметры видеосистемы.
- •Принципы построения различных типов принтеров.
- •Форматы данных и интерфейсы принтеров
- •Системная поддержка принтеров.
- •Принципы хранения информации.
- •Хранение информации на магнитных дисках.
- •Накопители на гибких магнитных дисках (нгмд).
- •Интерфейс и контроллер нгмд.
- •Конструкция накопителя на жестких магнитных дисках (нжмд).
- •Основные характеристики винчестеров.
- •Особенности функционирования винчестеров
- •Магнитооптические диски.
- •Флэш-память.
- •Основы цифровой обработки сигналов.
- •Звуковая карта пк.
- •Интерфейсы звуковых карт.
- •Проводные интерфейсы связи.
- •40. Беспроводные интерфейсы связи. Инфракрасный интерфейс.
- •Беспроводные интерфейсы связи. Радиоинтерфейс Bluetooth.
- •Модемы. Структурная схема устройства.
- •Основные принципы шинной связи, управление шиной.
- •Арбитраж шин.
- •Передача информации шинами по блочно.
- •Шины расширения.
- •Параллельные шины.
- •Последовательные шины
Сегментная организация памяти.
Страничная организация распределения памяти страдает большими недостатками. При такой организации виртуальные адреса идут один за другим, до какого-то максимального адреса. По существу это одномерная память. По многим причинам гораздо удобнее использовать несколько отдельных виртуальных адресных пространств. Действительно, компилятор может иметь несколько таблиц созданных в процессе компиляции:
таблица символов, которая содержит имена и атрибуты переменных;
исходный код;
таблица констант;
стек, для вызова процедур и т.д.
Некоторые из таблиц увеличиваются в процессе компиляции, другие уменьшаются, а стек ведет себя совершенно непредсказуемо. В одномерном пространстве эти таблицы не смогли бы мирно ужиться (некоторые будут переполняться, хотя другие будут полупустыми). Что делать? Нужно освободить программиста от управления размерами таблиц. Для этого надо создать много абсолютно независимых адресных пространств, границы которых плавают, размеры плавают и их совокупности плавают! Такие блоки и называются сегментами.
Память может логически организовываться в виде одного или множества блоков, сегментов произвольной длины. Мы уже говорили, что в защищенном режиме возможно разбиение логической памяти на страницы размером 4 Кбайт (до 5 Мбайт в современных процессорах), каждая из которых может отображаться на любую область физической памяти. Сегментация и страничная трансляция адресов могут применяться совместно и по отдельности. Сегментация является средством организации логической памяти на прикладном уровне, а страничная трансляция адресов на системном уровне.
Что бы лучше понять принцип сегментирования рассмотрим его на примере процессора Intel 8086. Вся память системы представляется не в виде непрерывного пространства, а в виде нескольких блоков — сегментов заданного размера (по 64 Кбайт), положение которых в пространстве памяти можно изменять программным путем. Для хранения кодов адресов памяти используются не отдельные регистры, а пары регистров:
сегментный регистр определяет адрес начала сегмента (база сегмента), то есть положение сегмента в памяти;
регистр указателя (регистр смещения) определяет положение рабочего адреса внутри сегмента.
При этом физический 20-разрядный адрес памяти, выставляемый на внешнюю шину адреса, образуется путем сложения смещения, и адреса сегмента со сдвигом на 4 бита. Сегмент может начинаться только на 16-байтной границе памяти (так как адрес начала сегмента, по сути, имеет четыре младших нулевых разряда, то есть с адреса, кратного 16. Эти допустимые границы сегментов называются границами параграфов. Отметим, что введение сегментирования, прежде всего, связано с тем, что внутренние регистры процессора 16-разрядные, а физический адрес памяти 20-разрядный (16-разрядный адрес позволяет использовать память только в 64 Кбайт, что явно недостаточно).
Данные
База сегмента
ПАМЯТЬ
FFFFFH
16 битное расстояние
Регистр смещения
64
Кбайт
15……………
0
Смещение
базовый адрес сегмента
16 байт 1 Мбайт
15………………. 0 00000H
Сегментный регистр
Рис. 8.6 Сегментная память процессора 8086
Для обращения к нужной ячейке памяти надо задать базу сегмента и 16-битное расстояние от базы называемое смещением или относительным адресом. Что бы упростить обращение к памяти, за каждой командой закреплен сегментный регистр по умолчанию. Преобразование пары сегмент/смещение (наз. также виртуальным адресом) в физический адрес довольно простое:
- пусть имеется команда MOV AX,[SI]
- пусть регистр DS содержит 1234H, а регистр SI содержит 101H, тогда физический адрес в команде MOV AX (загрузить слово в регистр AX из сегмента, базовый адрес которого находится в сегментном регистре DS, а смещение 101H в сегментном регистре SI) будет
DS x 16 + SI = 12340H + 101H = 12441H
Базовые адреса четырех одновременно доступных программе сегментов находятся в сегментных регистрах:
регистр команд – CS;
регистр данных – DS;
стека – SS
регистр дополнительных данных – ES.
Каждый из них 16-ти битовый, но можно считать, что они 20-ти разрядные.
Понятно, что компьютер с сегментной организацией виртуальной памяти можно использовать как компьютер со страничной организацией, если использовать сегменты одного размера.
Сегментно-страничная память
При сегментно-страничной организации виртуальной памяти происходит двухуровневая трансляция виртуального адреса в физический. В этом случае виртуальный адрес состоит из трех полей: номера сегмента виртуальной памяти, номера страницы внутри сегмента и смещения внутри страницы. Соответственно, используются две таблицы отображения - таблица сегментов, связывающая номер сегмента с таблицей страниц, и отдельная таблица страниц для каждого сегмента.