4.9 Регенерация данных в динамических запоминающих устройствах

Во избежание потери информации динамические ЗУ нуждаются в постоянной регенерации. Без обновления информация в виде зарядов конденсаторов может сохраняться только в течение нескольких миллисекунд (в современных ИС это интервал от 1 до 15 мс).

Традиционным режимом регенерации является режим строчной регенерации путем осуществления циклов чтения по всем строкам матрицы ЗЭ. При этом процесс не сопровождается выдачей данных на выходные буферы, а целиком проходит внутри ЗУ. Используются только адреса строк, а адреса столбцов не требуются.

Если длительность цикла чтения t_CY а число строк матрицы ЗУ N_CTР, то на регенерацию данных потребуется время t_РЕГ = t_CYN_CTР- Относительные потери времени на регенерацию составят величину

где Т_РЕГ - период повторения операции регенерации.

Например, в ЗУ емкостью 1 Мбит с организацией 1Ml, для которого длительность цикла чтения равна 100 не, а период регенерации составляет 5 мс, потери времени на регенерацию составят

(2¹⁰ = 1024 - число строк в квадратной матрице, содержащей 1М запоминающих элементов). Пример структуры контроллера регенерации, управляющего этим процессом, приведен на рис. 4.41. Модуль памяти составлен из одноразрядных микросхем, число которых равно разрядности хранимых в ЗУ слов. Относительно входных сигналов все микросхемы включены параллельно. В рабочем режиме модулем управляет процессор, в режиме регенерации - контроллер. В рабочем режиме триггеры Т1 и Т2 сброшены. Нулевое значение выхода Т2 сбрасывает счетчик CTR, блокирует передачу через элемент И-ИЛИ строба RAS_РЕГ и по адресному входу А мультиплексора MUX2 обеспечивает передачу на выход этого мультиплексора адресов от мультиплексора MUX1. Рис. 4.41. Схема контроллера динамического ОЗУ.

П ри этом модуль памяти получает сигналы RAS и CAS, соответствующие рабочему режиму, адреса А1 и А2 строк и столбцов, выдаваемые процессором в сопровождении стробов RAS и CAS, а также сигналы управления R/W и ОЕ. При записи модулем памяти воспринимаются входные данные DI, при чтении выдаются выходные данные DO. Так реализуется рабочий режим. Генератор G непрерывно генерирует последовательность импульсов, период повторения которых равен длительности цикла чтения ЗУ. Делитель частоты ДЧ понижает частоту импульсов генератора так. что на его выходе период повторения импульсов будет равен периоду регенерации Т_РЕГ (составит несколько миллисекунд). Таким образом, с периодом Т_РЕГ на выходе ДЧ появляется импульс, что заставляет триггер Т1 принять единичное состояние и инициировать режим регенерации. Единичное значение сигнала HOLD является сигналом запроса на управление памятью со стороны контроллера. Этот сигнал поступает на соответствующий вход процессора. Процессор не может остановиться мгновенно, т. к. для прерывания выполняемой им программы требуются определенные операции. Произведя эти операции, процессор вырабатывает сигнал HLDA, разрешающий переход к операции регенерации ЗУ. Сигнал HLDA устанавливает триггер Т2. в результате чего блокируется передача стробов RAS и CAS на модуль памяти, разрешается передача на вход RAS_РЕГ, вырабатываемого формирователем контроллера, мультиплексор MUX2 переключается на передачу адресов со счетчика CTR на адресный вход ЗУ. Одновременно с этим триггер Т2 снимает сигнал асинхронного сброса со входа R счетчика, и он начинает перебирать адреса строк от нулевого до максимального (конкретно в показанной схеме таких адресов 64). Появление импульса переполнения счетчика сбрасывает триггер Т1, обозначая этим окончание операции регенерации и снимая сигнал HOLD. В ответ процессор снимает сигнал HLDA, после чего очередной импульс генератора сбрасывает Т2, возвращая схему в рабочий режим.

В последнее время разработаны совмещенные контроллеры кэш-памяти и динамических ЗУ. В некоторых ЗУ схемы регенерации данных реализованы на самом кристалле памяти, и от разработчика не требуется специальных мер по организации этого процесса. Такие ЗУ называют квазистатическими.