4.8 Динамические запоминающие устройства повышенного быстродействия

Современные микропроцессоры характеризуются высоким быстродействием. Это требует и увеличения скорости работы ОЗУ, обменивающихся информацией с процессорами. Особенно остро эта задача стоит перед разработчиками динамических ОЗУ, которые благодаря максимальной информационной емкости и низкой стоимости занимают ведущее место в составе основной памяти компьютеров.

В последнее время предложен ряд вариантов динамических ОЗУ повышенного быстродействия. Методы, использованные в этих ОЗУ, основаны на предположении о кучности адресов при обращениях к ОЗУ. Это отвечает тенденции, проявляющейся при выполнении самых разных программ и состоящей в том, что адреса последующих обращений к ОЗУ вероятнее всего расположены рядом с адресом текущего обращения.

Вариант FPM (Fast Page Mode, быстрый страничный режим доступа) эффективен, если после обращения к некоторому ЗЭ следующее обращение будет к ЗЭ в той же строке. Сравним такую ситуацию с более общей.

При чтении по произвольному адресу старший полуадрес выбирает строку, затем младший полуадрес выбирает столбец в матрице ЗЭ. При этом сначала требуется перезарядить шину выборки строки, а затем шину выборки столбца, что сопровождается соответствующими задержками.

При обращении к строке (странице), во всех ЗЭ строки проходят процессы, соответствующие двум первым фазам полного цикла обмена (по стробу RAS), и эти элементы готовы к выполнению очередных фаз. При обращении к данным в пределах одной страницы адрес строки остается неизменным, изменяются только адреса столбцов в сопровождении сигнала строба САS. Изменяет состояние фактически только группа ключей 3 и 4 (см. рис. 4.37). Пока не изменился номер страницы, в циклах обмена исключены некоторые этапы, что сокращает длительность циклов.

В ременные диаграммы для режима FPM представлены на рис. 4.38. Видно, что время доступа к данным при неизменности адреса строки RA и изменениях только адреса столбца сокращается в сравнении со временем доступа при полном цикле (временем доступа при первом обращении к ЗУ). Характерную пропорциональность времен первого и последующих обращений к ЗУ можно записать следующим образом: 5-3-3-... .

Режим FPM - начало линии развития методов повышения быстродействия динамических ЗУ. По быстродействию его возможности уже намного превышены более поздними разработками, тем не менее метод FPM находит свою область применения, и соответствующие ЗУ до сих пор занимают достаточно большой сектор рынка.

Дополнительные средства для организации режима FPM просты: требуется лишь проверять принадлежность очередного адреса текущей странице (строке), что позволяет выполнять цикл страничного режима. В противном случае требуется выполнение обычного (полного) цикла. Разработанные ОЗУ типа FPM обеспечивают времена обращения к ЗУ 30...40нc, что допускает их работу с процессорными шинами на тактовой частоте до 33 МГц.

Структуры типа EDORAM

Структуры типа EDORAM (Extended Data Out RAM, т. е. ОЗУ с расширенным выводом данных) близки к структурам FPM и отличаются от них модификацией процесса вывода данных. В EDORAM данные в усилителях-регенераторах не сбрасываются по окончании строба CAS. При этом на кристалле как бы появляется статический регистр, хранящий строку. При обращениях в пределах строки (страницы) используется чтение данных из регистра, т. е. быстродействующей статической памяти. По-прежнему используется только сигнал CAS, но длительность его может быть сокращена в сравнении с режимом FPM. Это увеличивает быстродействие ЗУ. В случае применения памяти типа EDORAM характерная пропорциональность времен обращения будет следующей: 5-2-2-....

Разработанные EDORAM допускают работу на частотах до 50 МГц. Такие ЗУ получили широкое распространение, в частности из-за тесной преемственности с разработанными ранее ЗУ типа FPM, замена которых на EDORAM требует лишь небольших изменений в схеме и синхросигналах ЗУ.

Структуры типа BEDORAM

В структуре типа BEDORAM (Burst EDORAM, т. е. с пакетным расширенным доступом) содержится дополнительно счетчик адресов столбцов. При обращении к группе слов (пакету) адрес столбца формируется обычным способом только в начале пакетного цикла. Для последующих передач адреса образуются быстро с помощью инкрементирования счетчика. Характерная пропорциональность времен первого и последующих обращений 5-1-1-1 (имеется в виду часто применяемый вариант с длиной пакета, равней 4). Память типа BEDORAM не получила широкого распространения из-за появления сильного конкурента - синхронных DRAM (SDRAM), в которых не только достигается пропорциональность времен обращений 5-1-1-1, но и сами времена существенно сокращаются.

Структура типа MDRAM

В структурах MDRAM (Multibank DRAM, многобанковые ОЗУ) память делится на части (банки). Обращение к банкам поочередное, чем исключается ожидание перезаряда шин. Пока считываются данные из одного банка, другие имеют "передышку" на подготовку, после которой появляется возможность обращения к ним без дополнительного ожидания. При нарушении очередности и повторном обращении к тому же банку выполняется полный цикл обращения к памяти. Чем больше банков, тем меньше будет повторных последовательных обращений в один и тот же банк.

Так как процессор чаще всего считывает данные по последовательным адресам, то эффект ускорения работы ЗУ достигается уже при делении памяти всего на два блока, а именно на один с нечетными адресами, другой - с четными. Банки ЗУ типа MDRAM могут строиться на обычных DRAM без каких-либо схемных изменений.

Структуры типа SDRAM

Хотя переход от базовой структуры DRAM к архитектурам FPM и EDORAM повысил быстродействие памяти, этого оказалось недостаточно для современных компьютеров и графических систем. Память типа SDRAM (Synchronous DRAM) заняла сейчас важное место в качестве быстродействующей памяти с высокой пропускной способностью.

В SDRAM синхросигналы памяти тесно увязаны с тактовой частотой системы, в них используется конвейеризация тракта продвижения информации, может применяться многобанковая структура памяти и др.

Синхронные DRAM были предложены в 1994 г. в работе [58] как двухбанко-вые системы с трехступенчатым конвейером, имевшие пропускную способность 250 Мбайт/с. Эти ЗУ работали на частоте 125 МГц при U_cc = 3,3 В и топологической норме 0,5 мкм. Причем площадь кристалла (113,7мм²) практически не отличалась от площади кристаллов обычных DRAM той же емкости.

До более подробного ознакомления с памятью типа SDRAM рассмотрим общий вопрос о конвейеризации трактов обработки информации. Сущность конвейеризации заключается в разбиении трактов обработки информации на ступени. На рис. 4.39 показан тракт обработки данных, содержащий входной и выходной регистры и логическую схему между ними. Исходя из тезиса о возможности подачи новых входных данных только после окончания обработки старых, получим минимальный период тактовых импульсов для этой схемы:

где t_РГ - задержка входного регистра на пути "такт-выход"; t_КЦ - задержка сигнала в комбинационной цепи (логической схеме); t_SU - время предустановки выходного регистра.

Уменьшения T_MIN, т. е. повышения частоты тактовых импульсов, можно добиться снижением t_КЦ путем расщепления логической схемы на ступени, разделенные регистрами (рис. 4.39, б). Если логическая схема расщепляется по глубине ровно пополам, то новое значение минимального периода тактовых импульсов определится тем же соотношением, что и для схемы, показанной на рис. 4.39, а, однако численное значение задержки логической схемы нужно будет уменьшить вдвое.

Применение конвейера увеличивает поток информации от входа к выходу за единицу времени, хотя, в то же время, единица информации проходит от входа к выходу за большее время, чем в схеме без конвейеризации.

В микросхемах SDRAM внешние управляющие сигналы фиксируются положительными фронтами тактовых импульсов и используются для генерации команд, управляющих процессами в ЗУ. Команда ACT (Active) связана с выбором строки по соответствующему адресу. Команда RED (Read) определяет адрес первого столбца для чтения данных. Команда PRE (Precharge) связана с этапом предзаряда шин.

Первое слово после формирования адреса появляется с запаздыванием на несколько тактов (Access Latency). Время доступа при этом -"обычное", т. е. такое, каким бы оно было в стандартном ЗУ. Адреса следующих слов формируются внутренним счетчиком, и слова появляются в каждом такте (рис. 4.40, а). Чтобы ускорить темп появления слов в пакете, организуется трехступенчатый конвейер (рис. 4.40, б). Работу конвейера можно определить как параллельное функционирование последовательно активизируемых блоков. В соответствии с управлением тактами каждый сегмент схемы столбца работает в параллель с другими (рис. 4.40, в).

В микросхемах SDRAM предусматривают возможность регулировки запаздывания первого доступа с целью приспособления памяти к частотным требованиям системы и длины пакета, в котором слова читаются или записываются в каждом такте после всего одной команды.

К достоинствам SDRAM относится отсутствие больших проблем по согласованию взаимного положения во времени входных сигналов, что в иных случаях может быть сложным. Здесь же положение облегчается, т. к. входные сигналы фиксируются (защелкиваются) фронтами тактовых импульсов, жестко задающими моменты их появления и исчезновения. В SDRAM легко реализуются и многобанковые системы памяти на одном кристалле.

Структуры типа RDRAM

Микросхемы названы по имени фирмы разработчика - Rambus (RDRAM - Ranibus DRAM). Они представляют собою байт-последовательную память с очень высоким темпом передачи байтов. Основными новшествами архитектурного плана являются синхронизация обоими фронтами тактовых Импульсов и специальный новый интерфейс Rambus Channel. Синхронизация принципиально сходна с применяемой в SDRAM.

В первой разработке при частоте тактовых импульсов 250 МГц получен темп передачи байтов 500 МГц (2 нc/байт). В дальнейшем частота еще повысилась в 3,5...3 раза.

Интерфейс Rambus Channel имеет всего 13 сигнальных линий, что значительно меньше, чем у традиционных микросхем памяти. В интерфейсе нет специализированных адресных линий. Вместо обычной адресации по интерфейсу посылаются пакеты, включающие в себя команды и адреса. Вначале посылается пакет запросов, на который память отвечает пакетом подтверждения, после чего идет пакет данных. Из-за такого процесса первый доступ к данным оказывается сильно запаздывающим. В первой разработке запаздывание составляло 128 не. Поэтому при чтении отдельных слов RDRAM совершенно неэффективна. Средняя частота передачи байтов зависит от длины пакета данных. При обмене пакетами по 256 байт средняя частота будет 400 МГц (к 2 не добавляется 0,5 не на байт), при пакетах по 64 байта - 250 МГц и т. д.

RDRAM идеально подходит для графических и мультимедийных приложений с типичным для них процессом - быстрой выдачей длинной последовательности слов для формирования изображения на экране или сходных с этим задач.

Структура DRDRAM

Это близкий родственник RDRAM, называемый Direct RDRAM (DRDRAM). В этой разновидности архитектуры RDRAM преодолен такой фактор, как большое время запаздывания при первом доступе к данным. Естественно, это расширило область использования DRDRAM.

Сегодня в области быстродействующих DRAM доминируют синхронные (SDRAM). Для некомпьютерных применений, требующих больших емкостей памяти, эта ситуация может сохраниться на многие годы. В компьютерных схемах DRDRAM представляется сильной альтернативой. Имея времена первого доступа, такие же как у SDRAM, DRDRAM не деградируют по скорости при произвольных обращениях больше, чем обычные синхронные DRAM. Пропускная же способность у них продолжает увеличиваться. Уже имеются микросхемы DRDRAM с 16-разрядным интерфейсом (первоначальные варианты RDRAM имели 8-разрядные). При работе на тактовой частоте 400 МГц и схемотехнике DDR (Double Data Rate), предусматривающей тактирование процессов обоими фронтами импульсов, такие DRDRAM дают пропускную способность (Bandwidth) внутри пакета 1,6 Гбайт/с.

Можно сказать, что в извечной гонке с процессорами ЗУ впервые из догоняющих стали опережающими, поскольку цифру 1,6 Гбайт/с сейчас вряд ли можно использовать в системах.

Структура типа CDRAM

В структурах CDRAM (Cached DRAM, кэшированная DRAM) на одном кристалле с DRAM размещена статическая кэш-память (кэш первого уровня). При этом кэш обеспечивает быстрый обмен с процессором, если информация находится в кэше, а также быстрое обновление своего содержимого. Последняя возможность связана с тем, что размещение кэша на одном кристалле с DRAM делает связи между ними внутренними (реализуемыми внутри кристалла), а в этом случае разрядность шин может быть большой и обмен может производиться большими блоками данных. Например, в CDRAM фирмы Ramtron применена 2048-разрядная шина для обновления содержимого кэша.

Как синоним обозначения CDRAM иногда используется обозначение EDRAM (Enhanced DRAM). Кэширование, как и всегда, эффективно при выполнении программ, для которых промахи относительно кэша достаточно редки.