
- •«Архитектура информационных систем» моделирование схемы регистра приема, хранения, выдачи кодов
- •Брянск 2013
- •Брянск: бгту, 2013. - 13 с.
- •1. Цель работы
- •2. Теоретическая часть
- •2.1. Классификация регистров
- •2.2. Регистры хранения и сдвига
- •2.2.1. Регистры хранения (памяти)
- •2.2.2. Регистры сдвига
- •2.2.3.Пример работы регистра сдвига
- •2.3. Регистры общего назначения, сегментов и флагов
- •2.3.1. Регистры общего назначения
- •2.3.2. Регистры сегментов
- •2.3.3.Регистры флагов
- •2.3.4.Регистры приема, хранения, выдачи кодов
- •3. Порядок выполнения работы
- •4. Список заданий
- •5. Контрольные вопросы
- •6. Список использованной литературы
МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РФ
Брянский государственный технический университет |
У
УТВЕРЖДАЮ
И.О. Ректора университета
________И.А. Рудаков
«___»___________2013 г.
«Архитектура информационных систем» моделирование схемы регистра приема, хранения, выдачи кодов
Методические указания
к выполнению лабораторной работы №5
для студентов всех форм обучения
специальности 23.04.00 «Информационные системы и технологии»
Брянск 2013
УДК 004.43
А
рхитектура
информационных систем. Моделирование
схемы регистра приема, хранения, выдачи
кодов: методические указания к выполнению
лабораторной работы №5 для студентов
всех форм обучения специальности
23.04.00 «Информационные системы и технологии»
Брянск: бгту, 2013. - 13 с.
Разработал: Р.А. Филиппов, ст. преп.
Научный редактор Ю.М. Казаков
Редактор издательства Л.И. Афонина
Компьютерный набор Ю.А. Леонов
Рекомендовано кафедрой «Компьютерные технологии и системы» БГТУ (протокол № 1 от 10.09.08)
Темплан 2013г., п. 164
Подписано в печать Формат 60х84 1/16. Бумага офсетная. Офсетная печать. Усл. печ. л. 0,7 Уч. – изд. л. 0,7 Тираж 50 экз. Заказ . Бесплатно. |
Издательство брянского государственного технического университета, 241035, Брянск, бульвар 50-летия Октября, 7, БГТУ. 54-90-49
Лаборатория оперативной полиграфии БГТУ, ул. Харьковская, 9
1. Цель работы
Изучение принципа работы регистра приема, хранения и выдачи кодов и построения его схемы в программе OrCAD.
Продолжительность работы - 4ч.
2. Теоретическая часть
2.1. Классификация регистров
Регистр – внутреннее быстродействующее запоминающее устройство. Они используются для временного хранения информации. Регистры являются одними из наиболее часто используемых схем в вычислительной технике.Регистры строятся на базе синхронных одно- и двухступенчатых RS и D-триггеров.
Существует несколько классификаций регистров.
По способу приема и выдачи информации регистры делятся на следующие группы:
- с параллельным приемом и выдачей (рис. 1а);
- с последовательным приемом и выдачей (рис. 1б);
-с последовательным приемом и параллельной выдачей (рис. 1в);
-с параллельным приемом и последовательной выдачей (рис. 1г);
-с различными способами приема и выдачи (рис. 1д).
Рис.1а. Регистр с параллельным приемом и выдачей
Рис.1б. Регистр с последовательным приемом и выдачей
Рис.1в. Регистр с последовательным приемом и параллельной выдачей
Рис.1г. Регистр с параллельным приемом и последовательной выдачей
Рис.1д. Регистр с различными способами приема и выдачи
По функциональному назначению регистры делятся следующие группы:
регистры общего назначения;
регистры сегментов;
регистры флагов;
регистры приема, хранения, выдачи кодов.
2.2. Регистры хранения и сдвига
2.2.1. Регистры хранения (памяти)
Регистры с параллельным приемом и выдачей информации служат для хранения информации и называются регистрами памяти или хранения. Изменение хранящейся информации в регистре памяти (запись новой информации) осуществляется после установки на входах новой цифровой комбинации при поступлении определенного уровня или фронта синхросигнала (синхроимпульса) С на вход “С” регистра. Количество разрядов записываемой цифровой информации определяется разрядностью регистра, разрядность регистра определяется количеством триггеров, образующих этот регистр. В качестве разрядных триггеров регистра памяти используются синхронизируемые уровнем или фронтом триггеры. Регистры памяти могут быть реализованы на D-триггерах, если информация поступает на входы регистра в виде однофазных сигналов и на RS-триггерах, если информация поступает в виде парафазных сигналов. На рис. 2 приведены схемы четырехразрядных регистров памяти на D-тригерах и RS-триггерах, синхронизируемых уровнем и фронтом синхроимпульсов.
Рис.2. Регистры хранения на D – триггерах, синхронизируемые уровнем синхроимпульса (а), фронтом (в) и на RS – триггерах, синхронизируемых фронтом (б).