Министерство образования и науки Российской Федерации

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования

«Тамбовский государственный технический университет» (ФГБОУ ВПО «ТГТУ»)

Кафедра «Информационных систем и защиты информации»

Тема № 1. Элементы и узлы ЭВМ

Тема лекции: Принципы построения и функционирования ЗУ

Обсуждено на заседании кафедры

протокол № ____ «____»____________2012 г.

Тамбов 2012

Цель лекции: Дать общие сведения о принципах построения и функционирования ЗУ с различными способами обращения к данным

Программные вопросы лекции

1. ЗУ с произвольным обращением

2. ЗУ с прямым доступом

3. Безадресные ЗУ

ЛИТЕРАТУРА

1. Цилькер Б.Я., Орлов С.А. Организация ЭВМ и систем. Учебник для вузов. – СПб.:Питер, 2004.-668 с. (стр.213-230, 249-254, 271-275, 286-290).

2. Гридасов А.Я., Дубровин В.В. Организация ЭВМ и систем. Учебное пособие. – Тамбов: ТВВАИУРЭ, 2006,- 230с. ( стр.119-132, 144-147)

Учебно – материальное обеспечение

1. Персональная ЭВМ

2. LCD-проектор

3. Набор тематических слайдов

Организационно-методические указания по проведению занятия

На данную лекцию выносится основной теоретический материал об основных стадиях выполнения команды, возможности конвейеризации выполнения команд в процессоре, аппаратном и микропрограммном управлении выполнением команд. Лекция проводится в стандартной наглядно-объяснительной форме с использованием элементов проблемного подхода к обучению.

В начале лекции необходимо довести тему занятия и записать ее на доске, цель лекции, рассматриваемые вопросы и используемую литературу.

Основная часть лекции проводится методом устного изложения учебного материала и сопровождается демонстрацией слайдов. В процессе изложения материала необходимо обращать внимание на степень активности восприятия учебного материала, следить за темпом изложения. Изложение учебного материала по каждому вопросу должно заканчиваться кратким выводом и ответом на неясные вопросы.

В лекции № 7 рассматриваются три учебных вопроса.

Введение

Программы и необходимые для их выполнения данные хранятся в устройствах памяти ЭВМ. Память ЭВМ представляет собой совокупность запоминающих устройств (ЗУ), различающихся назначением, конструкцией и принципами работы.

1. Зу с произвольным обращением

1.1. Оперативные запоминающие устройства

Оперативные запоминающие устройства (ОЗУ) или RAM-память (Random Access Memory) занимают основной уровень иерархической структуры памяти ЭВМ. ОЗУ являются внутренними, реализующими адресный доступ к ячейкам памяти. Структурная организация ОЗУ может быть 2D, 3D, 2,5D или, чаще, 2DM. Современные оперативные запоминающие устройства представляют собой полупроводниковую память, реализованную в виде БИС и СБИС. Длительность их цикла обращения варьируется от единиц до сотен наносекунд.

RAM делятся на статические (асинхронные, тактируемые, синхронные (конвейерные)) и динамические (стандартные, квазистатические, повышенного быстродействия). В первом случае ЗЭ RAM являются триггеры, сохраняющие свое состояние при наличии питания. Во втором случае данные хранятся в виде зарядов паразитных емкостей, образуемых элементами МОП - структур. Причем из-за саморазряда этих емкостей (при хранении 1) требуется периодическая (через несколько миллисекунд) регенерация данных.

Статические ОЗУ называют SRAM (Static RAM), а динамические – DRAM (Dynamic RAM).

SRAM в 4 – 5 раз дороже DRAM и примерно во столько же раз меньше по информационной емкости. Их достоинством является более высокое быстродействие, а типичной областью применения – схемы кэш-памяти.

DRAM имеют повышенную плотность упаковки по сравнению со SRAM и невысокую стоимость, поэтому именно они используются как основная память ЭВМ.

Статические запоминающие устройства SRAM. Область применения относительно дорогостоящих статических ОЗУ определяется их высоким быстродействием. В частности, они широко используются в кэш-памяти, которая при сравнительно малой емкости должна иметь максимальное быстродействие.

Статические ОЗУ (SRAM), как правило, имеют структуру 2DM и иногда, при небольшой информационной емкости, 2D. В таких устройствах в качестве ЗЭ используются триггеры с цепями установки и сброса. В связи с этим SRAM называют также триггерными. В последнее время наиболее интенсивно развиваются SRAM, выполняемые по технологии КМОП, которая по мере уменьшения топологических норм технологического процесса приобретает высокое быстродействие при сохранении своих традиционных преимуществ. Пример КМОП реализации ЗЭ приведен на рис.1.

Пары транзисторов Т₃, Т₅ и Т₄, Т₆ составляют инверторы, перекрестным соединением которых образуется защелка. Эта защелка соединяется с разрядными линиями записи/чтения единицы и нуля транзисторами Т₁ и Т₂.

Рис. 1. КМОП реализация ЗЭ SRAM

Транзисторы Т₁ и Т₂ действуют как переключатели, которые могут открываться и закрываться под управлением сигнала адресной выборки. Когда на этой линии сигнал отсутствует, транзисторы выключены, и состояние защелки не меняется. Например, при хранении ЗЭ логической 1 напряжение в точке А сохраняется высоким за счет того, что транзисторы Т₃ и Т₆ включены, а транзисторы Т₅ и Т₄ выключены.

Для того чтобы прочитать состояние ЗЭ, на адресную линию подается сигнал выборки, в результате чего замыкаются ключи Т₁ и Т₂ . Если ЗЭ находится в состоянии “1”, на соответствующей разрядной линии наблюдается высокий уровень сигнала. Аналогично для состояния ЗЭ – “0”. Сигнал состояния ЗЭ будет наблюдаться в этом случае на нулевой разрядной линии.

Запись в ЗЭ бита данных (0 или 1) предполагает одновременную подачу сигналов на адресную линию и на одну из разрядных линий. Предположим, что ЗЭ находится в состоянии “1” (высокое напряжение в точке А, за счет включенных транзисторов Т₃ и Т₆). Для записи “0” одновременно подадим сигнал на адресную линию и на “0”-ую разрядную линию. В результате замыкаются ключи Т₁ и Т₂, транзисторы Т₅ и Т₄ открываются, а транзисторы Т₃ и Т₆ закрываются. Высокий уровень напряжения появляется в точке В и исчезает в точке А. Запоминающий элемент переведен в состояние “0”. Если в ЗЭ хранился “0”, то в этом случае его состояние не изменится.

Для сохранения состояния ЗЭ необходимо обеспечивать постоянное питание. Если питание отключить, содержимое ЗЭ будет уничтожено. Когда питание будет подано снова, элемент памяти установится в произвольное устойчивое состояние. Поэтому микросхемы SRAM называют энергозависимыми.

Основным преимуществом статического КМОП ЗЭ является очень низкая потребляемая мощность. Время доступа к статической памяти составляет единицы наносекунд. Поэтому статические ОЗУ применяются в первую очередь там, где особенно важен такой показатель, как высокая скорость работы.

Динамические запоминающие устройства. В динамических ОЗУ (DRAM) данные хранятся в виде зарядов емкостей МОП структур, и основой ЗЭ является конденсатор небольшой емкости. Такой ЗЭ значительно проще триггерного, что позволяет разместить на кристалле БИС ЗУ намного больше элементов памяти (в 4 – 5 раз) и обеспечивает динамическим ЗУ максимальное быстродействие. В то же время конденсатор неизбежно теряет со временем свой заряд, и хранение данных требует их периодической регенерации (восстановления) через несколько миллисекунд.

Известны запоминающие элементы, построенные на основе МОП - структур различной сложности. В настоящее время практически всегда применяют наиболее простые – однотранзисторные ЗЭ. БИС ЗУ в этом случае становятся компактными с постоянной тенденцией повышения информационной емкости. Пример ЗЭ динамической памяти показан на рис.2.

Рис. 2. Однотранзисторный ЗЭ DRAM

Ключевой транзистор Т обеспечивает подключение запоминающей емкости С к разрядной линии записи/чтения бита данных. Физически емкость С не существует, т.к. она является «паразитной». Сток транзистора не имеет внешнего вывода и образует одну из обкладок С. Другой обкладкой служит подложка. Между обкладками расположен тонкий слой диэлектрика, например двуокиси титана TiO₂.

В режиме хранения ключевой транзистор Т заперт. При подаче на адресную линию сигнала выборки транзистор Т открывается, и запоминающая емкость С подключается к разрядной линии.

При записи потенциал разрядной линии передается на емкость С, определяя его состояние.

Чтение бита данных из ЗЭ удобно рассмотреть на примере фрагмента схемы DRAM (рис. 3). На рисунке условно показаны ЗЭ и усилители чтения УЧт. К разрядным линиям записи/чтения подключается столько ЗЭ, сколько имеется в запоминающей матрице адресных линий или строк. Перед чтением производится предварительный заряд емкости разрядной линии С_р до уровня U_cc/2. При этом хранение единицы соответствует заряженной до уровня U_cc запоминающей емкости С, а хранение нуля – разряженной. При чтении нуля к емкости С_р подключается емкость С. Часть заряда емкости С_р перетекает в емкость С, и напряжения в них уравновешиваются. Потенциал разрядной линии снижается на некоторую величину ∆U, которая и является сигналом считанного нуля, поступающим на усилитель чтения. При чтении единицы, напротив, напряжение на С превышает заряд С_р. Поэтому при подключении емкости С к разрядной линии заряд емкости С_р вырастет на величину ∆U. Усилитель чтения воспринимает сигнал считанной единицы.

Регенерация данных в DRAM. Во избежание потери информации динамические ЗУ требуют постоянного восстановления хранимой информации. Без обновления информация в виде зарядов запоминающих емкостей может храниться только в течение нескольких миллисекунд (примерно 1÷15 мс).

После выключения транзистора Т (рис.3) емкость С начинает разряжаться. Это происходит из-за его собственного сопротивления утечки, а также из-за того, что после выключения транзистор продолжает слабо проводить ток (измеряется в пикоамперах).

Рис. 3. Фрагмент схемы ОЗУ DRAM

Традиционным является режим строчной регенерации путем чтения по всем строкам матрицы ЗЭ. При этом процесс не сопровождается выдачей данных на выходные буферы, а полностью происходит внутри ЗУ. Используются только адреса строк, а адреса столбцов не требуются.

Соединенный с разрядной линией усилитель чтения определяет, превышает ли заряд С пороговое значение. Если да, он подает на разрядную линию напряжение, соответствующее значению 1. В результате в запоминающей емкости С восстановится напряжение, также соответствующее 1. Если же заряд на емкости С ниже порогового значения, усилитель чтения снижает напряжение на разрядной линии до уровня «земли», обеспечивая тем самым отсутствие заряда. Все ячейки выбранной строки считываются одновременно, в результате чего регенерируется содержимое всей строки.

Если длительность цикла чтения t_ц, а число строк запоминающей матрицы N_стр, то на регенерацию данных потребуется время t_рег = t_ц∙N_стр. Относительные потери времени на регенерацию составят величину τ_рег = t_рег/Т_рег, где Т_рег – период повторения операции регенерации.

Управление указанным выше процессом выполняется специальным контроллером регенерации. Основная задача контроллера состоит в инициировании с периодом Т_рег режима регенерации и в последующем переводе ЗУ в рабочий режим. Потери времени на регенерацию τ_рег не должны превышать 2%.

Например, в БИС ЗУ емкостью 1 Мбит с организацией 1М × 1, для которого t_ц = 100 нс, а Т_рег = 5 мс, потери времени на регенерацию составят

τ_рег = (100∙10^-9∙2¹⁰/5∙10^-3)∙100% ≈ 2%

(2¹⁰ = 1024 – число строк в запоминающей матрице, содержащей 1 М запоминающих элементов).