- •А. В. Поздняков, б. Я. Цилькер микропроцессоры и микропроцессорные системы
- •Часть 1
- •(Учебное пособие)
- •Содержание
- •1. Микропроцессорные системы
- •1.1. Историческая справка
- •1.2. Архитектура мпс с магистрально-модульной организацией
- •1.3. Режимы работы мпс
- •2. Микропроцессорный модуль
- •2.1. Центральный процессор
- •2.1.1. Классификация микропроцессоров
- •2.1.2. Структура центрального процессора
- •2.1.2.1. Краткая характеристика микропроцессора Intel 8086
- •2.1.2.2. Архитектура микропроцессора Intel 8086
- •2.1.2.3. Программная модель микропроцессора Intel 8086
- •2.1.2.4. Представление информации в мп Intel 8086
- •2.1.2.5. Способы адресации операндов в мп Intel 8086
- •2.1.2.6. Система команд мп Intel 8086
- •2.1.2.7. Содержание цикла команды, типовые машинные циклы мп Intel 8086
- •2.1.2.8. Входные и выходные сигналы мп Intel 8086
- •2.2. Сопроцессор
- •2.3. Генератор тактовых импульсов
- •2.4. Системный контроллер
- •2.5. Согласующие элементы микропроцессорных систем
- •2.5.1. Шинные формирователи
- •2.5.2. Буферные регистры
- •2.6. Контроллер прерываний
- •2.7. Контроллер прямого доступа к памяти
- •2.8. Программируемый таймер
- •3. Модуль памяти
- •3.1. Организация модуля памяти
- •3.2. Распределение адресного пространства зу
- •3.3. Декодирование старших разрядов адреса.
- •3.3.1. Декодирование адресов методом линейной выборки
- •3.3.2. Декодирование адресов с помощью логических компараторов
- •3.3.3. Декодирование адресов с применением комбинационных логических схем
- •3.4. Выбор типа зу
- •3.5. Функциональная схема модуля памяти
- •3.6. Обеспечение необходимой емкости зу
- •3.6.1. Увеличение разрядности зу
- •3.6.2. Увеличение адресного пространства зу
- •4. Модуль ввода-вывода
- •4.1. Интерфейс ввода-вывода
- •4.2. Параллельные порты
- •4.2.1. Параллельный порт вывода
- •4.2.2. Параллельный порт ввода
- •4.2.3. Параллельные порты ввода-вывода
- •4.3. Последовательные порты
- •4.3.1. Последовательный асинхронный порт вывода
- •4.3.2. Последовательный асинхронный порт ввода
- •4.3.3. Программируемый последовательный интерфейс
- •4.4. Организация обращения к портам ввода/вывода
- •4.4.1. Обращение к портам ввода/вывода с помощью специальных команд
- •4.4.2. Обращение к портам ввода/вывода с помощью команд пересылок
- •4.5. Способы организации ввода/ вывода информации в мпс
- •4.5.1. Организация ввода/вывода информации под управлением основной программы
- •4.5.2. Организация ввода/вывода в режиме прерывания программы
- •4.5.3. Организация ввода/вывода в режиме прямого доступа к памяти
- •Система команд микропроцессора Intel 8086 Команды пересылки данных
- •Арифметические команды
- •Логические команды
- •Команды передачи управления
- •Команды управления процессором
- •Команды обработки строк
- •Литература
2.5.1. Шинные формирователи
Шинные формирователи (ШФ) представляют собой параллельные двунаправленные приемопередатчики с тристабильными выходами и повышенной нагрузочной способностью. Выбор направления передачи данных и перевод выходов микросхем в высоимпедансное состояние осуществляется путем подачи на ШФ соответствующей комбинации входных сигналов. Обычно в состав МПК входит пара схожих микросхем, отличающихся лишь тем, что одна из них передает данные без инверсии, а вторая с инверсией передаваемого кода. Нагрузочная способность ШФ такова, что обеспечивает подключение к шинам не менее 10 интегральных микросхем, с характеристиками сигналов, характерными для ТТЛ-логики.
Таким образом, использование ШФ дает возможность решить первую, вторую и четвертую из перечисленных ранее проблем.
Примером шинных формирователей являются микросхемы фирмы Intel I8286, I8287, I8216, I8226. В частности, на рис. 2.21 представлены структурные схемы ШФ I8286 и I8287 [ХВОЩ87].
Рис. 2.21. Структурные схемы ШФ I8286 и I8287
Ш
инные
формирователи I8286 и I8287 обеспечивают
развязку входов и выходов устройств,
работающих на двунаправленную магистраль
и повышение нагрузочной способности
такой магистрали (допускают подключение
порядка 10 TTL входов и более). Шинные
формирователи обеспечивают два возможных
направления
передачи информации длиной 8 бит: A=>B
или B=>A. При подаче "1" на вход T и
"0"на вход OE информация с выводов
A(7..0) передается на выводы B(7..0). При подаче
"0" на входы T и OE информация с выводов
B(7..0) передается на выводы A(7..0). При подаче
"1" на вход OE шинные формирователи
переходят в высокоимпедансное состояние.
М икросхема I8287 отличается от микросхемы I8286 тем, что входная информация, проходя через инверторы, изменяет свое значение на инверсное.
2.5.2. Буферные регистры
Обладая всеми достоинствами ШФ, за исключением двунаправленности, буферные регистры (БР) предоставляют возможность буферизации информации. Отсутствие двунаправленности можно компенсировать путем использования пары БР. БР позволяет решить все четыре перечисленные проблемы, тем не менее, вопрос о целесообразности выбора БФ или ШФ следует решать отдельно в каждом конкретном случае, учитывая, что на запись информации в БР требуется дополнительное время.
В
качестве примеров БР можно упомянуть
микросхемы I8282 и I8283, а также I8212 [ХВОЩ87].
Все регистры 8-разрядные. Структурные
схемы буферных регистров I8282 и I8283
приведены на рис. 2.22.
Рис. 2.22. Структурные схемы буферных регистров I8282 и I8283
М
икросхемы
отличаются тем, что информация в I8282 не
инвертируется, а в I8283 – поступает на
выход в инверсном коде. Запись входных
данных в буферные регистры производится
по срезу сигнала на входе STB (переход от
высокого уровня к низкому). При единичном
значении сигнала на входе OE выходы
буферных регистров находятся в
высокоимпедансном состоянии.
Микросхема I8212 может работать в нескольких режимах занесения информации в свой внутренний регистр и выдачи ее на выходную шину, а также обеспечивает, при необходимости, формирование запроса на прерывание, в силу чего она носит название многорежимного буферного регистра.
