Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
ФуЛ (1).doc
Скачиваний:
1
Добавлен:
01.04.2025
Размер:
2.29 Mб
Скачать

49.Принцип действия субблока оцифровки по принципиальной схеме: узла определения движения, схемы выходных буферных регистров, схемы синхронизации, схемы запрета записи, дешифратора адреса.

Из блока пит датчиков через панель х1 поступает аналоговый сигнал который синхр частотой 5 или 2,5мГц на МС D7(К589ХЛ4)универс магистральный коммутатор байтовой инф. Опорный сигнал поступ на делит частоты кот вы на ЖКтриггере МС D2 т.е. обновл ниф происхордит с частотой 1,25мГц. Деление М2 произв с целью что бы след за периодом оцифровки дробн части оборота фаза вып операцию по управл информации в субблоке МС D 9,1 вып на D триггере и формир еденич импульс длительность кот пропорциональна разности фаз м-у опорным и измерит импульсами МС D12,1 выполняет фукцию силектора кот пропуск импульсы частоты пополнения на вход счетчика разряда 10-3 только во время присутствия его на втором входе импульса разности фаз, с вых МС D9.1. Обновления инф счетчика происходит с частотой 1,25мГц. Узел определ направл движ выявляет, произошел или нет и в каком направлении, в промежуток времени 800 мкс между обновлением инф в счетчиках 10-3 - 10-1 полный оборот фазы, и если произошел, пропускает поступ на него импульс ИО на суммирующ, или вычитающий входы счетчика 100 - DD20 типа К155ИЕ6.

Схема дешифратора адреса выполнена на дешифраторе DD5 типа К155ИД4 и логике DD1 типа К155ЛН1. Дешифратор стробируется по входам DD5/2/4 низ-ким уровнем принятого сигнала ДАТЧ, а на адресные входы поданы уровни ад-ресных разрядов А2…А4. На одном из выходов дешифратора (номер выхода соответствует коду адре-са на входе) появляется низкий уровень, и если на этой линии установлена ад-ресная перемычка, то после инверсии на DD1.4 высокий уровень поступает на схему определения «младший-старший». К каким регистрам обращается ЭВМ определяется уровень разряда А1 на входе логики DD15 типа К555ЛА3. При низком уровне адресного разряда А1 на выходе логики DD15/3 появит-ся низкий уровень, который поступит на вход ВК1 регистров DD14 и DD27. При высоком – к регистрам DD33 и DD36.

50. Привязка субблока оцифровки к масштабу линейного перемещения

При стыковке ЭСПУ со станком необходимо привести в соответствующие величины реальные перемещения координат с числом поступающих в программируемую часть для расчетов, если принять что дискретность перемещения с которой работает программируемая часть равна 1 мкм то величина перемещения должна быть равна числу поступающих в программируемую часть т.е. если повернуть винт на полный оборот, то при шаге винта S=10мм/об, стол переместится на величину 10мм,такое же число должно поступить в программируемую часть.

51. Назначение и принцип действия по структурной схеме субблока цап блока управления приводом.

Субблок ЦАП(SB-449)-Блок ЦАП содержит 2 цифроаналоговых преобразователя, который осуществляет прием цифровой информации с магистрали станка(адресов А01, А02, А03, А04) и данных(Д0-Д15) задающих конкретное напряжение которое необходимо подать устройству благодаря схемной реализации субблока), запоминание ее в соответствии с адресом ЦАП и преобразования в напряжение соответствующей величины и знака.