- •ATmega128, aTmega128l - 8-разрядный avr-микроконтроллер с внутрисистемно программируемой флэш-памятью емкостью 128 кбайт
- •Усапп …………………………………………………………………………………………………..168
- •Ядро центрального процессорного устройства avr
- •Интерфейс внешней памяти
- •Системная синхронизация и тактовые источники
- •Внешняя синхронизация
- •Управление энергопотреблением и режимы сна
- •Режим холостого хода (Idle)
- •Режим уменьшения шумов ацп (adc Noise Reduction)
- •Режим выключения (Power-down)
- •Экономичный режим (Power-save)
- •Дежурный режим (Standby)
- •Расширенный дежурный режим (Extended Standby)
- •Минимизация потребляемой мощности
- •Системное управление и сброс
- •Прерывания
- •Векторы прерываний в aTmega128
- •Порты ввода-вывода
- •Порты в качестве универсального цифрового ввода-вывода
- •Альтернативные функции порта
- •Int0/scl – порт d, разряд 0
- •Описание регистров портов ввода-вывода
- •Внешние прерывания
- •Аналоговый компаратор
- •Введение
- •Доступ к 16-разр. Регистрам
- •Тактовые источники таймера-счетчика 1/3
- •Блок счетчика
- •Блок захвата
- •Блоки сравнения
- •Блок формирования выходного сигнала
- •Режимы работы
- •Временные диаграммы 16-разр. Таймеров-счетчиков
- •Описание регистров 16-разр. Таймеров-счетчиков
- •Предделители таймеров-счетчиков 1, 2 и 3
- •Аналогово-цифровой преобразователь
- •Интерфейс jtag и встроенная отладочная система
- •Модулятор выходов таймеров (ocm1c2)
- •Последовательный периферийный интерфейс - spi
- •Функционирование вывода ss
- •Блок формирования выходного сигнала
- •Временные диаграммы таймера-счетчика 0
- •Описание регистров 8-разрядного таймера-счетчика 0
- •Асинхронная работа таймера-счетчика 0
- •Предделитель таймера-счетчика 0
- •Генерация тактовых импульсов
- •Форматы посылки
- •Инициализация усапп
- •Передача данных - Передатчик усапп
- •Прием данных - Приемник усапп
- •Асинхронный прием данных
- •Многопроцессорный режим связи
- •Описание регистров усапп
- •Примеры установок скоростей связи
- •Двухпроводной последовательный интерфейс twi
- •Формат посылки и передаваемых данных
- •Системы многомастерных шин, арбитраж и синхронизация
- •Обзор модуля twi
- •Описание регистров twi
- •Рекомендации по использованию twi
- •Режимы передачи
- •Программирование памяти
- •Параллельное программирование
- •Последовательное программирование
- •Программирование через интерфейс jtag
- •Электрические характеристики
- •Требования к характеристикам внешнего тактового сигнала
- •Характеристики двухпроводного последовательного интерфейса
- •Характеристики временной диаграммы spi
- •Предварительные данные по характеристикам ацп
- •Временная диаграмма внешней памяти данных
- •Типовые характеристики aTmega128: предварительные данные
- •Типовые характеристики aTmega128: предварительные данные (продолжение)
- •Типовые характеристики aTmega128: предварительные данные (продолжение)
- •Сводная таблица регистров
- •Набор инструкций
- •Информация для заказа
Описание регистров портов ввода-вывода
Регистр данных порта A – PORTA
Разряд |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
PORTA7 |
PORTA6 |
PORTA5 |
PORTA4 |
PORTA3 |
PORTA2 |
PORTA1 |
PORTA0 |
PORTA |
Чтение/запись |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
|
Исх. значение |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
Регистр направления данных порта A – DDRA
Разряд |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
DDA7 |
DDA6 |
DDA5 |
DDA4 |
DDA3 |
DDA2 |
DDA1 |
DDA0 |
DDRA |
Чтение/запись |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
|
Исх. значение |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
Адрес входов порта А – PINA
Разряд |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
PINA7 |
PINA6 |
PINA5 |
PINA4 |
PINA3 |
PINA2 |
PINA1 |
PINA0 |
PINA |
Чтение/запись |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
|
Исх. значение |
- |
- |
- |
- |
- |
- |
- |
- |
|
Регистр данных порта B – PORTB
Разряд |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
PORTB7 |
PORTB6 |
PORTB5 |
PORTB4 |
PORTB3 |
PORTB2 |
PORTB1 |
PORTB0 |
PORTB |
Чтение/запись |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
|
Исх. значение |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
Регистр направления данных порта B – DDRB
Разряд |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
DDB7 |
DDB6 |
DDB5 |
DDB4 |
DDB3 |
DDB2 |
DDB1 |
DDB0 |
DDRB |
Чтение/запись |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
|
Исх. значение |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
Адрес входов порта B – PINB
Разряд |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
PINB7 |
PINB6 |
PINB5 |
PINB4 |
PINB3 |
PINB2 |
PINB1 |
PINB0 |
PINB |
Чтение/запись |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
|
Исх. значение |
- |
- |
- |
- |
- |
- |
- |
- |
|
Регистр данных порта C – PORTC
Разряд |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
PORTC7 |
PORTC6 |
PORTC5 |
PORTC4 |
PORTC3 |
PORTC2 |
PORTC1 |
PORTC0 |
PORTC |
Чтение/запись |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
|
Исх. значение |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
Регистр направления данных порта C – DDRC
Разряд |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
DDC7 |
DDC6 |
DDC5 |
DDC4 |
DDC3 |
DDC2 |
DDC1 |
DDC0 |
DDRC |
Чтение/запись |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
|
Исх. значение |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
Адрес входов порта C – PINC
Разряд |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
PINC7 |
PINC6 |
PINC5 |
PINC4 |
PINC3 |
PINC2 |
PINC1 |
PINC0 |
PINC |
Чтение/запись |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
|
Исх. значение |
- |
- |
- |
- |
- |
- |
- |
- |
|
В режиме совместимости с ATmega103 регистры DDRC и PINC инициализируются для организации вывода лог. 0. Выводы порта принимают их исходное значение, даже если синхронизация не запущена. Обратите внимание, что регистры DDRC и PINC доступны в режиме совместимости с ATmega103 и не должны использоваться, если необходима 100%-ая совместимость снизу вверх.
Регистр данных порта D – PORTD
Разряд |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
PORTD7 |
PORTD6 |
PORTD5 |
PORTD4 |
PORTD3 |
PORTD2 |
PORTD1 |
PORTD0 |
PORTD |
Чтение/запись |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
|
Исх. значение |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
Регистр направления данных порта D – DDRD
Разряд |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
DDD7 |
DDD6 |
DDD5 |
DDD4 |
DDD3 |
DDD2 |
DDD1 |
DDD0 |
DDRD |
Чтение/запись |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
|
Исх. значение |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
Адрес входов порта D – PIND
Разряд |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
PIND7 |
PIND6 |
PIND5 |
PIND4 |
PIND3 |
PIND2 |
PIND1 |
PIND0 |
PIND |
Чтение/запись |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
|
Исх. значение |
- |
- |
- |
- |
- |
- |
- |
- |
|
Регистр данных порта E – PORTE
Разряд |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
PORTE7 |
PORTE6 |
PORTE5 |
PORTE4 |
PORTE3 |
PORTE2 |
PORTE1 |
PORTE0 |
PORTE |
Чтение/запись |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
|
Исх. значение |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
Регистр направления данных порта E – DDRE
Разряд |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
DDE7 |
DDE6 |
DDE5 |
DDE4 |
DDE3 |
DDE2 |
DDE1 |
DDE0 |
DDRE |
Чтение/запись |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
|
Исх. значение |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
Адрес входов порта E – PINE
Разряд |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
PINE7 |
PINE6 |
PINE5 |
PINE4 |
PINE3 |
PINE2 |
PINE1 |
PINE0 |
PINE |
Чтение/запись |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
|
Исх. значение |
- |
- |
- |
- |
- |
- |
- |
- |
|
Регистр данных порта F – PORTF
Разряд |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
PORTF7 |
PORTF6 |
PORTF5 |
PORTF4 |
PORTF3 |
PORTF2 |
PORTF1 |
PORTF0 |
PORTF |
Чтение/запись |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
|
Исх. значение |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
Регистр направления данных порта F – DDRF
Разряд |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
DDF7 |
DDF6 |
DDF5 |
DDF4 |
DDF3 |
DDF2 |
DDF1 |
DDF0 |
DDRF |
Чтение/запись |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
|
Исх. значение |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
Адрес входов порта F – PINF
Разряд |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
PINF7 |
PINF6 |
PINF5 |
PINF4 |
PINF3 |
PINF2 |
PINF1 |
PINF0 |
PINF |
Чтение/запись |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
|
Исх. значение |
- |
- |
- |
- |
- |
- |
- |
- |
|
Обратите внимание, что регистры PORTF и DDRF не доступны в режиме совместимости с ATmega103, где порт F функционирует только как цифровой ввод.
Регистр данных порта G – PORTG
Разряд |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
- |
- |
- |
PORTG4 |
PORTG3 |
PORTG2 |
PORTG1 |
PORTG0 |
PORTG |
Чтение/запись |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
|
Исх. значение |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
Регистр направления данных порта G – DDRG
Разряд |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
- |
- |
- |
DDG4 |
DDG3 |
DDG2 |
DDG1 |
DDG0 |
DDRG |
Чтение/запись |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
Чт./Зп. |
|
Исх. значение |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
Адрес входов порта G – PING
Разряд |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
|
- |
- |
- |
PING4 |
PING3 |
PING2 |
PING1 |
PING0 |
PING |
Чтение/запись |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
Чт. |
|
Исх. значение |
- |
- |
- |
- |
- |
- |
- |
- |
|
Обратите внимание, что PORTG, DDRG и PING не доступны в режиме совместимости с ATmega103. В режиме совместимости с ATmega103 порт G выполняет только свою альтернативную функцию (TOSC1, TOSC2, WR, RD и ALE).