17.2 Цифровой квадратурный демодулятор

В цифровых приемниках перенос частоты осуществляется сразу на нулевую частоту. При приеме сигналов со сложными видами модуляции важен точный прием не только амплитудной, но и фазовой составляющей сигнала.

Для того чтобы не потерять фазу принимаемого сигнала, из сигнала с выхода цифрового фильтра основной избирательности выделяется его синфазная I и квадратурная составляющие. Для этого сигнал умножается на тригонометрические функции sin(_прt) и cos(_прt). На выходе умножителя на синусоидальную функцию формируется сигнал, описываемый следующей формулой:

(17.7)

После пропускания этого сигнала через цифровой фильтр низкой частоты на его выходе остается сигнал квадратурной составляющей входного сигнала.

На выходе умножителя на косинусоидальную функцию формируется сигнал, описываемый следующей формулой:

(17.8)

Этот сигнал тоже пропускается через фильтр низких частот с точно такой же частотной характеристикой. На выходе этого фильтра остается сигнал синфазной составляющей входного сигнала.

Структурная схема квадратурного демодулятора, реализованного в цифровом виде, приведена на рисунке 17.3.

Для формирования сигналов синуса и косинуса принимаемой частоты обычно применяется цифровой генератор, описанный выше по тексту этой книги.

После ограничения преобразованного по частоте сигнала по спектру, появляется возможность уменьшить частоту его дискретизации. Поэтому на выходе фильтров низкой частоты ставятся дециматоры. Обычно операции децимации и фильтрации удобно выполнять в одном устройстве. Такие устройства получили название децимирующих фильтров.

Рисунок 17.3 – Структурная схема квадратурного демодулятора

17.3 Децимирующие фильтры

Децимирующий фильтр предназначен для уменьшения частоты дискретизации обрабатываемого сигнала. Формально это можно было бы сделать, просто передавая на выход схемы каждый пятый или каждый второй отсчет входного сигнала. Устройство, выполняющее данную задачу, называется дециматором.

Задача усложняется тем, что сигнал на входе дециматора не должен содержать спектральных составляющих в полосе образов выходного полезного сигнала. Поэтому прежде чем выбрасывать лишние отсчеты входного сигнала его следует ограничить по полосе.

Существует ряд факторов, которые приводят к тому, что задача реализации фильтра-дециматора является трудной задачей. Первое это то, что входной поток данных поступает на вход этого фильтра с очень высокой скоростью. Фильтр должен выполнять вычисления в реальном времени с очень высокой скоростью.

Частоты в полосе за пределами рабочей полосы сигнала должны быть подавлены до заданного уровня, определяемого динамическим диапазоном полезного сигнала. При этом в полосе рабочего сигнала фильтр-дециматор не должен вносить амплитудных или частотных искажений. Кроме того, структура фильтра должна быть простой и он должен легко реализовываться в интегральном исполнении.

Децимирующий фильтр с конечной импульсной характеристикой

На рисунке 17.4 приведен пример амплитудно-частотной характеристики децимирующего фильтра. Этот фильтр способен подавить мешающие сигналы в полосе трех высокочастотных образов полезного сигнала.

Рисунок 17.4 – Амплитудно-частотная характеристика децимирующего фильтра

То, что фильтр пропускает на выход только четвертую часть входного спектра, означает, что на выходе подобного фильтра можно снизить частоту дискретизации сигнала в четыре раза.

Однородный децимирующий фильтр

Наиболее просто в цифровом виде реализовать рассмотренный нами ранее однородный фильтр, так как для его реализации не требуются умножители. Для однородного фильтра четвертого порядка эта формула выглядит следующим образом:

(17.9)

Структурная схема фильтра, реализующего формулу (16.9), приведена на рисунке 17.5.

Рисунок 17.5 – Структурная схема однородного фильтра седьмого порядка

При реализации такого фильтра потребуется 6 сумматоров. Во столько же раз уменьшится быстродействии цифрового фильтра. Можно несколько видоизменить структуру данного фильтра. Для сокращения количества выполняемых операций формула 16.9 может быть переписана в следующем виде:

(17.10)

Эта формула может быть реализована за два действия:

(17.11)

В таком случае для реализации фильтра потребуется два каскада. Первый каскад будет выполнять интегрирование, а второй — фильтр с конечной импульсной характеристикой всего с двумя ненулевыми коэффициентами, равными единице. Структурная схема нового фильтра приведена на рисунке 17.6.

Рисунок 17.6 – Структурная схема двухкаскадного фильтра, эквивалентного фильтру, приведенному на рисунке 16.5

В этой схеме максимальное время задержки сигнала определяется быстродействием сумматора и временем записи в регистр. Мы увеличили быстродействие почти в семь раз.

Ну а теперь вспомним, для чего нам потребовался фильтр. Правильно. Для уменьшения количества отсчетов в единицу времени. Так как операция децимации линейна, то вторую часть фильтра мы можем перенести на выход дециматора.

При таком схемном решении для формирования того же самого значения времени задержки нам потребуется только один регистр, так как на его вход тактовой синхронизации будет поступать частота в шесть раз меньше, чем частота синхронизации первого регистра. Получившаяся в результате всех преобразований структурная схема фильтра-дециматора приведена на рисунке 17.7.

Рисунок 17.7 – Структурная схема фильтра-дециматора, эквивалентного фильтру, приведенному на рисунке 16.6

Новая схема содержит всего два регистра и два двоичных сумматора, то есть данная схема получилась в три раза проще схемы однородного фильтра, приведенной на рисунке 16.5. Получившийся в результате преобразований фильтр трудно назвать однородным, однако для того, чтобы отобразить особенности его импульсной и амплитудно-частотной характеристик, сохраним название "однородный" и для этого фильтра.

Если по техническому заданию требуется еще больший коэффициент децимации по сравнению с рассмотренным выше случаем, то выигрыш при реализации однородного фильтра-дециматора по схеме, приведенной на рисунке 17.7, будет еще большим.

Хотелось бы напомнить, что при анализе характеристик однородного фильтра для получения приемлемого уровня подавления мешающего сигнала нам потребовалось включить друг за другом несколько каскадов.

Давайте включим последовательно друг за другом три фильтра-дециматора, как это показано на структурной схеме однородного фильтра, приведенной на рисунке 17.8.

Рисунок 17.8 – Структурная схема фильтра-дециматора, эквивалентного фильтру, приведенному на рисунке 16.7

На рисунке 17.9 приведена амплитудно-частотная характеристика четырехкаскадного однородного фильтра. Обратите внимание, что образ полезного сигнала сосредоточен около выходной частоты дискретизации.

Рисунок 17.9 – Амплитудно-частотная характеристика четырехкаскадного однородного фильтра-дециматора

Проанализировав амплитудно-частотную характеристику четырехкаскадного однородного фильтра можно определить, что этот фильтр обладает максимальным подавлением мешающих сигналов именно в полосе частот высокочастотных образов полезного сигнала. Четырехкаскадный однородный фильтр может обеспечить подавление мешающих сигналов, находящихся в зоне высокочастотных образов полезного сигнала до 90 дБ, что вполне достаточно для реализации 16-разрядного представления полезного сигнала.