
- •Схемотехника цифровых устройств Учебное пособие Новосибирск
- •Кафедра сапр
- •Введение
- •1 Параметры цифровых микросхем
- •1.1 Уровни логического нуля и единицы
- •1.2 Входные и выходные токи цифровых микросхем
- •1.3 Параметры, определяющие быстродействие цифровых микросхем
- •1.4 Описание логической функции цифровых схем
- •2 Основные логические функции и элементы
- •2.1 Функция "не", инвертор
- •2.2 Функция "и", логическое умножение
- •2.3 Функция "или", логическое сложение
- •3 Основные схемотехнические решения цифровых микросхем
- •Диодно-транзисторная логика (дтл);
- •3.1 Диодно-транзисторная логика (дтл)
- •3.2 Транзисторно-транзисторная логика (ттл)
- •3.3 Логика на комплементарных моп транзисторах (кмдп)
- •4 Согласование цифровых микросхем между собой
- •4.1 Согласование микросхем из различных серий между собой
- •Согласование 3- и 5- вольтовых ттл микросхем.
- •Согласование 3- вольтовых ттл микросхем и 2,5- вольтовых кмоп микросхем.
- •4.2 Регенерация цифрового сигнала
- •5 Арифметические основы цифровой техники
- •5.1 Системы счисления
- •5.2 Преобразование чисел из одной системы счисления в другую
- •6 Комбинационные цифровые схемы
- •6.1 Законы алгебры логики
- •Закон одинарных элементов.
- •Законы отрицания.
- •Комбинационные законы.
- •Закон тавтологии (многократное повторение):
- •Правило поглощения.
- •Правило склеивания.
- •6.2 Построение цифровой схемы по произвольной таблице истинности
- •6.3 Декодеры
- •6.4 Шифраторы
- •Универсального кодера.
- •6.5 Мультиплексоры
- •6.6 Демультиплексоры
- •7 Генераторы
- •7.1 Усилительные параметры кмоп инвертора
- •7.2 Осцилляторные схемы
- •7.3 Мультивибраторы
- •7.4 Особенности кварцевой стабилизации частоты генераторов
- •7.5 Одновибраторы
- •8 Цифровые схемы последовательностного типа
- •8.1 Триггеры
- •8.2 Регистры
- •8.3 Счётчики
- •9 Индикаторы
- •9.1 Малогабаритные лампочки накаливания
- •9.2 Газоразрядные лампы
- •9.3 Светодиодные индикаторы
- •9.4. Динамическая индикация
- •9.5 Жидкокристаллические индикаторы
- •10 Разработка цифрового устройства на примере электронных часов
- •10.1 Разработка структурной схемы часов
- •10.2 Разработка принципиальной схемы часов
- •11 Синхронные последовательные порты
- •11.1 Ssi интерфейс (dsp порт)
- •11.2 Spi порт
- •11.3 I2с порт
- •12 Синтезаторы частоты
- •12.1 Схемы фазовой подстройки частоты
- •12.2 Схемы определения ошибки по частоте
- •12.3 Умножители частоты
- •12.4 Частотные детекторы, построенные на основе фапч
- •13 Цифровая обработка сигналов
- •13.1 Структурная схема цифрового устройства обработки сигнала
- •13.2 Особенности аналого-цифрового и цифро-аналогового преобразования
- •Критерии дискретизации по котельникову
- •Погрешность хранения
- •Погрешность выборки
- •Погрешность временного положение стробирующего импульса
- •13.3 Фильтры для устранения эффекта наложения спектров (Антиалайзинговые фильтры)
- •13.4 Дискретизация сигнала на промежуточной частоте (субдискретизация)
- •13.5 Статическая передаточная функция ацп и цап и погрешности по постоянному току
- •13.6 Погрешности преобразования переменного тока
- •Искажения и шум в идеальном n-разрядном ацп
- •14 Виды аналого-цифровых преобразователей
- •14.1 Параллельные ацп
- •14.2 Последовательно-параллельные ацп
- •14.3 Ацп последовательного приближения
- •15 Основные блоки микросхем цифровой обработки сигналов
- •15.1 Двоичные сумматоры
- •15.2 Цифровые умножители
- •15.3 Постоянные запоминающие устройства
- •15.4 Статические оперативные запоминающие устройства (озу)
- •15.5 Цифровые фильтры
- •16 Реализация передатчиков радиосигналов в цифровом виде
- •16.1 Генераторы с цифровым управлением (nco)
- •16.2 Микросхемы прямого цифрового синтеза (dds)
- •16.3 Квадратурные модуляторы (Up converter)
- •16.4 Интерполирующие цифровые фильтры
- •17 Реализация радиоприёмников в цифровом виде
- •17.1 Цифровые преобразователи частоты
- •17.2 Цифровой квадратурный демодулятор
- •17.3 Децимирующие фильтры
- •Список литературы
- •Часть 1. Учебное пособие. Новосибирск , 2006.
- •630102, Новосибирск, ул. Кирова, 86.
14.2 Последовательно-параллельные ацп
Следующим видом аналого-цифровых преобразователей, занимающим промежуточное место между скоростными параллельными АЦП и наиболее распространенными АЦП последовательного приближения, являются последовательно-параллельные АЦП.
Рассмотрим работу последовательно-параллельного АЦП на примере восьмиразрядного АЦП. Структурная схема этого АЦП приведена на рисунке 14.2.
Рисунок 14.2 – Структурная схема восьмиразрядного последовательно-параллельного АЦП.
В схеме восьмиразрядного последовательно-параллельного АЦП используются два параллельных четырехразрядных АЦП. Второй аналого-цифровой преобразователь оцифровывает ошибку квантования, выделяемую при помощи цифро-аналогового преобразователя и аналогового вычитателя. Если бы мы преобразовывали входной сигнал в цифровую форму без погрешности, то на выходе АЦП (а затем и на выходе цифро-аналогового преобразователя) мы бы получили точную копию входного сигнала, однако это не так. Поэтому на выходе аналогового вычитателя формируется сигнал ошибки преобразования.
Для того чтобы в схеме можно было бы использовать одинаковые АЦП, сигнал ошибки преобразования первого аналого-цифрового преобразователя усиливается в 16 раз. В результате уровень сигнала на входе второго АЦП равен уровню сигнала на входе первого АЦП, а значит можно использовать схему, полностью идентичную первому аналого-цифровому преобразователю. Следует отметить, что вычитатели обычно выполняют с использованием операционных усилителей, поэтому обычно в составе последовательно-параллельного преобразователя используется усиливающий вычитатель.
Что же мы выиграли в результате усложнения схемы? Так как разрядность параллельных преобразователей снижена вдвое, то для их реализации в случае, приведенном на рисунке 2.2, потребуются только 2 15 = 30 компараторов. Для реализации восьмиразрядного АЦП, как это уже упоминалось в предыдущей главе, нам бы потребовалось 255 компараторов. То есть выигрыш по сложности реализации схемы составляет почти в десять раз!
Теперь давайте оценим, во сколько же раз мы проиграли в быстродействии? Прежде чем мы сможем сформировать на выходе восьмиразрядный двоичный код, необходимо чтобы сигнал был преобразован в цифровую форму первым АЦП, снова преобразован в аналоговую форму цифро-аналоговым преобразователем. Затем должен быть сформирован и усилен сигнал ошибки, и этот сигнал должен быть снова оцифрован. В результате описанных действий время преобразования входного аналогового сигнала возрастает, по крайней мере, в четыре раза.
Обратите внимание — время преобразования, а не тактовая частота! Как мы определили в предыдущей главе, время преобразования в параллельном АЦП в несколько раз больше периода тактовой частоты (частоты дискретизации аналогового сигнала). Все это время сигнал на входе преобразователя не должен меняться. Это означает, что в составе последовательно-параллельного АЦП должно находиться устройство выборки и хранения.
Тем не менее, как и в случае с параллельным аналого-цифровым преобразователем, быстродействие всей схемы в целом может быть увеличено за счет применения конвейерной обработки. Достаточно разбить алгоритм преобразования на несколько этапов, которые могут выполняться одновременно.
Подобная схема восьмиразрядного последовательно-параллельного преобразователя приведена на рисунке 14.3.
Рисунок 14.3 – Структурная схема конвейерного восьмиразрядного последовательно-параллельного АЦП.
В этой схеме пока осуществляется преобразование в цифровую форму сигнала ошибки, формируется сигнал ошибки следующего отсчета сигнала. Пока формируется сигнал ошибки следующего отсчета сигнала, осуществляется формирование старших четырех разрядов выходного кода. Единственная трудность заключается в том, что необходимо совместить сформированные старшие и младшие разряды во времени. Это осуществляется за счет задержки старших разрядов в цифровой линии задержки, собранной на параллельных регистрах.
В приведенной на рисунке 2.3 схеме выходной отсчет сигнала появится только через три тактовых импульса. Все последующие отсчеты входного аналогового сигнала будут появляться с каждым очередным тактовым импульсом.
Итак, подведем итоги. Последовательно-параллельный АЦП способен осуществлять преобразование сигнала с большей разрядностью по сравнению с параллельным АЦП. Однако он обладает меньшим быстродействием, приблизительно равным времени задержки параллельного АЦП. Последовательно-параллельные АЦП способны формировать цифровой поток данных со скоростью несколько сотен миллионов отсчетов в секунду.