Метод асинхронного моделирования

Свойства метода:

1. учитывает влияние задержек;

2. используем двухзначное моделирование.

Замечание: асинхронное моделирование для ряда алгоритмов может быть реализовано как трёхзначное;

3. рассмотрение алгоритмов является сквозным.

Задачи, решаемые методом асинхронного моделирования:

а) правильность логического функционирования схемы с учётом времени задержки;

б) выявление статистических рисков сбоя;

в) выявление динамических рисков сбоя;

Идея метода: при синхронном моделировании анализ происходит в моменты изменения входных сигналов. Так как элементы считаются при синхронном моделировании без инерционным, то изменение выходного сигнала происходит в те же самые моменты времени.

Синхронное моделирование:

Асинхронное моделирование:

- без инерционная логическая функция

- время задержки выходного сигнала при синхронном моделировании: = 0, при асинхронном - <>0.

Замечание: если задержка есть хотя бы в одном элементе, то моделирование асинхронное.

При асинхронном моделировании необходимо анализировать сигналы: решать логические уравнения. В моменты времени , где - наибольший общий делитель всех времён задержки и периода синхроимпульса.

Пример:

= {3,9,12,27}

= 150

Наибольший общий делитель (НОД) = 3 → = 3

Если число будет дробное, то

1. переходим в область целых чисел;

2. числа, меньшего единицы, не будет.

Выбор интервала = 3 обеспечивает выявление изменения сигнала в момент его появления.

В данном примере трудоёмкость асинхронного моделирования в 50 раз оказывается выше, чем синхронного.

асинхронное моделирование всегда более труднее, чем синхронное.

Замечание: увеличение по сравнению с рассчитанным приводит к появлению погрешности в анализе.

, = 4, тогда на интервале [ , ] – полный сигнал.

Если ↓, то неизвестно …!

3

2

4

_{Если уменьшим, то нужно уменьшать до величины общего делителя. Если уменьшим до величины не общего делителя, то погрешность может увеличится.}

_{Риски сбоя – появление на выходе ложного сигнала. Существует 2 вида рисков сбоя:}

1. _{Статистический риск сбоя – называется появление ложного сигнала на выходе при неизменном выходном сигнале (статистическом сигнале)}

_х

_&

₁

1

_{х2 х3}

₁

₀

_Рис.1

_{Истинный сигнал статичен (постоянен)}

_{Обычно длительность логического сигнала}

_{Причина возникновения <(<<)}

1. _{при срабатывании логических элементов;}

2. _{время передачи по каналу.}

_{Пример: Логическое И (см. Рис.1)}

_{- задержка.}

_{Для логического ИЛИ появление статистического риска сбоя на осциллограммах нарисовать самостоятельно.}

2. _{Динамический риск сбоя – появление на выходе ложного сигнала при условии, что истинное значение сигнала на выходе изменяется, т.е. необходимым условием появления динамического риска сбоя в элементе – подача на его вход статистического риска сбоя (нужно 2 элемента для динамики).}

_{См. пример с осциллограммами в Ильине!}

_{Критические состязания появляются в логических схемах с обратными связями (ОС). Характеризуется устойчивым состоянием, зависящим от значения задержек в элементах.}

_{Устойчивые состояния определяет очерёдность переключения элементов памяти.}

_{Для определения критического состязания необходимо убедится:}

1. _{что есть ОС;}

2. _{провести анализ схемы с заданными значениями задержек;}

3. _{изменить величину задержек и вновь произвести анализ.}

_{Замечание: количество повторяемых алгоритмов выбирается в зависимости от соотношения задержек.}

_{Нужно произвести перестановки (менять задержки). Обычно процедура перестановок осуществляется автоматически алгоритмом анализа.}

_{Если получаются различные значения, то критические состязания наблюдаются.}

_{“+” – асинхронное моделирование позволяет решать новые задачи по сравнению с синхронным моделированием риска сбоя критические состязания и работоспособность с учётом времени задержки.}

_{“-” :}

1. _{процедура более трудоёмкая, во много раз по сравнению с синхронным методом моделирования;}

2. _{необходима дополнительная информация по сравнению с синхронным во временах задержки.}