6.2.2.Таймер 2

Таймер 2 представляет собой 16-разрядный таймер/счетчик, образованный двумя 8-разрядными SFR регистрами: TMR2L (младший байт) и TMR2H (старший байт). Таймер 2 может работать в 16-разрядном режиме с автоперезагрузкой или в раздельном режиме (8-разрядный режим с автоперезагрузкой). Режим работы Таймера 2 определяется битом T2SPLIT (TMR2CN.3).

Таймер 2 может тактироваться либо системным тактовым сигналом, либо системным тактовым сигналом, деленным по частоте на 12, либо выходным сигналом внешнего генератора, деленным по частоте на 8. Режим работы с тактированием от внешнего генератора идеально подходит для реализации функции RTC (Real-Time Clock – часы реального времени), когда внутренний генератор генерирует системный тактовый сигнал, а Таймер 2 (и/или ПМС) тактируется внешним прецизионным генератором. Следует иметь ввиду, что сигнал внешнего генератора, деленный по частоте на 8, синхронизируется с системным тактовым сигналом.

16-разрядный таймер с автоперезагрузкой

Если T2SPLIT (TMR2CN.3) = 0, то Таймер 2 функционирует как 16-разрядный таймер с автоперезагрузкой. Для тактирования Таймера 2 можно использовать сигналы SYSCLK, SYSCLK/12 или EXTCLK/8. При переполнении Таймера 2 из состояния 0xFFFF в состояние 0x0000 16-разрядное значение регистров перезагрузки Таймера 2 (TMR2RLH:TMR2RLL) загружается в регистр Таймера 2, как показано на рис. 6.X, и устанавливается в 1 флаг переполнения старшего байта Таймера 2 (TMR2CN.7). Если прерывания от Таймера 2 разрешены (если IE.5 = 1), то прерывание будет генерироваться при каждом переполнении Таймера 2. Кроме того, если прерывания от Таймера 2 разрешены и бит TF2LEN (TMR2CN.5) установлен в 1, то прерывание будет генерироваться каждый раз при переполнении младших 8 бит (регистр TMR2L) из состояния 0xFF в состояние 0x00.

Рис. 6.2.4 Структурная схема Таймера 2 в 16-разрядном режиме

8-разрядные таймеры с автоперезагрузкой

Если T2SPLIT = 1, то Таймер 2 функционирует как два 8-разрядных таймера (TMR2H и TMR2L). Оба 8-разрядных таймера функционируют в режиме с автоперезагрузкой, как показано на рисунке 21.5. TMR2RLL содержит значение перезагрузки для TMR2L; TMR2RLH содержит значение перезагрузки для TMR2H. Бит TR2 в регистре TMR2CN управляет запуском TMR2H; TMR2L, работающий в 8-разрядном режиме, запущен всегда.

Для тактирования каждого 8-разрядного таймера можно использовать сигналы SYSCLK, SYSCLK/12 или EXTCLK/8. Биты выбора источника тактирования Таймера 2 (T2MH и T2ML в регистре CKCON) выбирают либо SYSCLK, либо сигнал тактирования, определяемый битом выбора внешнего источника тактирования Таймера 2 (T2XCLK в регистре TMR2CN), следующим образом:

Если TMR2H переполняется из 0xFF в 0x00, то бит TF2H устанавливается в 1; если TMR2L переполняется из 0xFF в 0x00, то бит TF2L устанавливается в 1. Если прерывания от Таймера 2 разрешены (IE.5), то прерывание будет генерироваться при каждом переполнении TMR2H. Если прерывания от Таймера 2 разрешены и бит TF2LEN (TMR2CN.5) установлен в 1, то прерывание будет генерироваться каждый раз при переполнении либо TMR2L, либо TMR2H. Если TF2LEN = 1, то программа должна проверять флаги TF2H и TF2L, чтобы определить источник прерывания от Таймера 2. Флаги прерывания TF2H и TF2L не сбрасываются аппаратно и должны сбрасываться программно.

Рис. 6.2.5 Структурная схема Таймера 2 в 8-разрядном режиме

SFR-описание 6.2.4. TMR2CN Регистр управления Таймера 2