Сигнатурний аналіз
Широке поширення мікропроцесорних пристроїв, ІС-пам’яті й інших ВІС із шинною структурою поставило в АСКД проблему стиску активних даних. На відміну від цифрових пристроїв, що мають нерегулярну структуру і реалізують логічні функції апаратними засобами, більшість логічних функцій ВІС із шинною структурою реалізуються програмними способами. Характер роботи пристрою визначається тепер не структурними зв'язками, а масивами даних, збереженими в елементах пам'яті. Наприклад, мікропроцесорний пристрій, з'єднаний з елементами пам'яті, може виконувати зовсім різні функції в залежності від закладеної в пам'ять програми.
При функціональній перевірці таких пристроїв приходиться генерувати й обробляти великі об'єми даних, які представляють довгі послідовності логічних нулів і одиниць. Перевірка ускладнюється ще тим, що багато шин таких пристроїв двонаправлені, тобто служать як джерелом, так і приймачем інформації.
Функціональну перевірку цифрових друкованих плат із шинною структурою можна здійснити звичайним способом, порівнюючи на кожному такті логічні сигнали, що виникають у каналі, що перевіряється, із відповідними еталонними даними, збереженими в пам'яті. Однак об'єм пам'яті при цьому виявляється іноді занадто великим. Його можна зменшити, використовуючи програмні методи стиску, аналогічні, що застосовувалися в апаратурі високошвидкісного тестування. Більш ефективними є способи, засновані на попередньому перетворенні контрольованої послідовності логічних сигналів у деякі характерні коди, збережені в пам'яті. Один з таких способів — підрахунок переходів. Кількість змін логічних станів на якому-небудь виводі підраховується і порівнюється з числом, зафіксованим на цьому ж виводі для справного друкованого вузла. Для одержання статистично достовірної інформації необхідне велике число логічних переходів. Однак кількість змін логічних станів на деяких вузлах може виявитися недостатньою, що обмежує застосування зазначеного способу перевірки.
Наприклад, при функціональній перевірці багаторозрядного лічильника старші розряди змінюють свої логічні стани набагато рідше, ніж молодші розряди. Отже, з погляду статистики, молодші і старші розряди знаходяться в нерівних умовах.
Принцип дії сигнатурного аналізатора
Найбільш перспективним методом “стиску” активних даних в АСКД є метод сигнатурного аналізу. У сигнатурному аналізаторі стан контрольованого виводі цифрового друкованого вузла перевіряється на кожному такті синхронізуючих імпульсів протягом усього циклу іспитів. Аналіз базується на методиці контролю даних за допомогою надлишкових циклічних кодів, широко застосовуваній в техніці зв'язку й у пристроях цифрового магнітного запису. Сигнатурний аналізатор (СА) містить у собі звичайно 16-розрядний зсувний регістр, на вхід якого надходять дані про логічний стан виводу цифрового друкованого вузла. Регістр містить зворотні зв'язки, показані на мал. 2, а. Сигнали з 7, 9, 12 і 16-го розрядів регістра сумуються по модулю два з послідовністю вхідних сигналів. При надходженні кожного синхронізуючого імпульсу двійкові коди, записані в регістрі, зсуваються на один розряд уліво. Такий спосіб перетворення кодів зветься способом поліноміальної кодової генерації. Схема, зображена на мал. 2, а, називається 16-розрядним сигнатурним генератором полінома
h (х) = х16 + х12 + х9 + х7 + 1.
Двійковий код, що утвориться в регістрі після подачі на його вхід деякої кодової послідовності, представляється у вигляді чотирьох 16-річних цифр (0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, С, F, N, Р, V) і називається сигнатурою цієї кодової послідовності. Латинські букви, застосовувані для зображення цифр, що перевищують 9, обрані виходячи зі зручності представлення їх семисегментним цифровим індикатором.
На мал. 2, б показаний процес формування сигнатури 17-розрядної кодової послідовності 10111111101100011. Коли всі 17 біт вхідної послідовності перетворяться в 16-розрядний код, записаний у регістрі 0111110100110000 (такт 17), відбувається його перетворення в 16-річну форму 7НЗ0. Дуже істотно, що розрядність сигнатурного коду не залежить від довжини вхідної послідовності.
У цілому, зсувний регістр може нараховувати 216 (65536) різних станів.
Імовірність одержання однакових сигнатур для двох різних двійкових послідовностей, що відрізняються більш ніж у 16 розрядах, дуже мала (2-16). При цьому одиночні помилки і групові помилки, довжина пакета яких не перевищує 16 біт, виявляються з імовірністю 100 %. Імовірність виявлення будь-якої кількості помилок у пакеті більше 16 біт складає 1- 2-16 = 0,9999848, тобто дуже велика.
Рис. 2. Сигнатурний аналіз: а - сигнатурний генератор; б – приклад формування сигнатур.
Настільки винятково висока вірогідність контролю забезпечила широку популярність сигнатурних методів в автоматизованих засобах контролю цифрових друкованих плат. При перевірці методами сигнатурного аналізу необхідно виконати ряд загальних вимог.
Період часу контролю обмежується сигналами “Старт — Стоп”. Для усіх випробовуваних виводів контактів ДВ він повинен залишатися незмінним і синхронним. Це означає, що при перевірці кожного виводу об'єкт іспиту і сигнатурний аналізатор повинні встановлюватися у вихідний стан, а моменти початку і закінчення надходження даних в аналізатор для усіх виводів повинні бути ідентичними стосовно початку відліку. Хоча для породження істинної сигнатури досить одноразової тестової послідовності, пошук несправностей зручніше здійснювати при циклічному режимі роботи.
Усі дані повинні бути строго синхронізовані тактуючими імпульсами і протягом фронту синхронізації повинні залишатися незмінними.
Рис. 3. Часова діаграма і вхідна послідовність сигнатурного аналізатора.
Старт-стопні сигнали також повинні синхронізуватися, а запуск і стоп можуть здійснюватися як по позитивному, так і по негативному перепадах. Точки зняття сигналу синхронізації і старт-стопних сигналів у процесі іспитів повинні залишатися незмінними. Тоді процес одержання сигнатур для різних виводів мікросхем зводиться до почергового підключення цих виводів до входу аналізаторів.
На мал. 3 представлена тимчасова діаграма формування двійкової послідовності на вході сигнатурного аналізатора. Тут підключення і відключення потоку даних відбувається по позитивному перепаді старт-стопних сигналів, а зняття даних — по негативному перепаді синхронізуючих імпульсів. У результаті на вхід сигнатурного аналізатора надійде послідовність двійкових даних 11101000010. Найбільш зручними моментами синхронізації знімання інформації в пристроях із шинною структурою є моменти, у яких сигнали на шинах даних і адресних шинах стійкі. Варто звернути увагу, що в розглянутому прикладі всі зміни логічних станів контрольованої схеми відбуваються в моменти позитивних перепадів, а зняття даних — у момент негативних перепадів синхронізуючих імпульсів.
Сигнатурні аналізатори повинні стійко працювати при перевірці ДВ, що містять ІС у третьому (високоімпедансному) стані. З цією метою на вході аналізатора встановлюються два компаратори, настроєні на рівні логічного нуля і логічної одиниці. Якщо в результаті переключення у високоімпедансний стан на виході ІС виявиться проміжна напруга (менше рівня логічної одиниці, але більше рівня логічного нуля), то на вході в аналізатор повторюються дані, що відповідають попередньому логічному стану (одиничному чи нульовому), як це показано на мал. 4.
Рис. 4. Часові діаграми і потік цифрових даних у схемах із трьома станами.
Проміжний рівень напруги VR » 1,4 В відповідає напрузі на виході IС, що знаходиться у високоімпедансному стані при навантаженні на опір R » 50 кОм. Перехідні процеси викликані наявністю паразитних ємностей. На мал. 4 показано також, що вузькі імпульси перешкоди, що не перекривають фронти синхронізації, не впливають на результат перетворення.