31. Паралельний регістр. Принцип дії. Діаграми стану

Паралельні регістри Схему найпростішого n-розрядного регістра можна скласти, об’єднавши n RS-тригерів (рис. 7.13). Входи   такого регіст­ра призначені для паралельного введення розрядів двійкового слова в інверсному коді. Оскільки на входи S і Rтригерів мають завжди надходити супротивні сигнали, то на вході S кожного тригера використано допоміжні інвер­тори. Запис двійкового слова   дозволяє тактовий імпульс СІ, який одночасно надходить на синхровходи всіх тригерів регістра. Піс­ля закінчення цього імпульсу значення розрядів двійкового слова з’являться на входах регістра  . З наведеного опису даного регістра зрозуміло, шо він є паралельним однофазним однотактної дії. Рисунок 7.13 – Схема паралельного однофазного однотактного регістра з введенням інформаціїї інверсним кодом Паралельний п-розрядний регістр, представлений на рис.7.14, дає змогу виконувати такі операції: встановлення (скидання) в нульовий стан; приймання паралельно­го коду; видавання слова в прямому та оберненому кодах. Слово в цьому регістрі приймається за два такти. У першому такті сигнал "Уст. 0", який надходить одночасно на входи скиду всіх триге­рів, ставить усі розряди регістра в нульовий стан. У другому такті сигнал "Пр", подаваний не перші входи вхідних схем збігу, пропускає на входи встановлення тригерів значення а_і розрядів слова, підімкнених до других входів схем збігу. В одиничний стан тригери регістра переходять тільки в тих розрядах, де а_і=1.

35. Дешифратор. Призначення. Загальні поняття.

Дешифратор (декодер) — комбинационное устройство, преобразующее n-разрядный двоичный, троичный или k-ичный код в  -ичный одноединичный код, где   — основание системы счисления. Логический сигнал появляется на том выходе, порядковый номер которого соответствует двоичному, троичному или k-ичному коду. Дешифраторы являются устройствами, выполняющими двоичные, троичные или k-ичные логические функции (операции).

Дешифраторы. Это комбинационные схемы с несколькими входами и выходами, преобразующие код, подаваемый на входы в сигнал на одном из выходов. На одном выходе дешифратора появляется логическая единица, а на остальных — логические нули, когда на входных шинах устанавливается двоичный код определённого числа или символа, то есть дешифратор расшифровывает число в двоичном, троичном или k-ичном коде, представляя его логической единицей на определённом выходе. Число входов дешифратора равно количеству разрядов поступающих двоичных, троичных или k-ичных чисел. Число выходов равно полному количеству различных двоичных, троичных или k-ичных чисел этой разрядности.

40. Суматори. Призначення. Загальні поняття.

Сумматор — логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное. Указанные операции выполняются в арифметическо-логических устройствах (АЛУ) или процессорных элементах, ядром которых являются сумматоры.

В зависимости от системы счисления различают:

• двоичные;

• двоично-десятичные (в общем случае двоично-кодированные);

• десятичные;

• прочие (например, амплитудные).

По количеству одновременно обрабатываемых разрядов складываемых чисел:

• одноразрядные,

• многоразрядные.