42.Полусуматори. Таблиця істинності. Схемотехнічна реалізація.
Полусумматор — логическая схема, имеющая два входа и два выхода (двухразрядный сумматор, бинарный сумматор). Полусумматор используется для построения двоичных сумматоров. Полусумматор позволяет вычислять сумму A+B, где A и B — это разряды двоичного числа, при этом результатом будут два бита S и C, где S — это бит суммы по модулю 2, а C — бит переноса. Однако, как можно заметить, для построения схемы двоичного сумматора (трёхразрядный сумматор, тринарный сумматор) необходимо иметь элемент, который суммирует три бита A, B и C, где C — бит переноса из предыдущего разряда, таким элементом является полный двоичный сумматор, трёхступенчатая разновидность которого состоит из двух полусумматоров и логического элемента 2ИЛИ.
44.Повний суматор. Таблиця істинності однорозрядного повного суматору. Схемотехнічна реалізація. Угп
Полный сумматор – комбинационное логическое устройство для сложения чисел в двоичном коде, где есть вход переноса в младший разряд и выход переноса в старший разряд.
Таблиця істинності однорозрядного повного суматору
Р0 |
a |
b |
s |
P1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
46. Арифметично – логічний пристрій (АЛП). Призначення. Загальні поняття.
Арифме́тико-логи́ческое устро́йство (АЛУ) — блок процессора, который под управлением устройства управления (УУ) служит для выполнения арифметических и логических преобразований (начиная от элементарных) над данными называемыми в этом случае операндами. Разрядность операндов обычно называют размером машинного слова.
Классификация АЛУ
По способу действия над операндами АЛУ делятся на последовательные и параллельные. В последовательных АЛУ операнды представляются в последовательном коде, а операции производятся последовательно во времени над их отдельными разрядами. В параллельных АЛУ операнды представляются параллельным кодом и операции совершаются параллельно во времени над всеми разрядами операндов.
53. Мікроконтролер К1816ВЕ51. Загальна характеристика.
Поколение ОМЭВМ К1816ВЕ51 по сравнению с К1816ВЕ48 обладает улучшенными характеристиками, расширенными функциональными возможностями и предназначено для реализации высокопроизводительных микроконтроллеров, управляющих технологическими процессами и бытовыми приборами. Новые возможности ввода-вывода данных и периферийных устройств расширяют диапазон применения и снижают общие затраты системы. В зависимости от условий использования, быстродействие системы может быть увеличено максимум в десять раз .
ОМЭВМ К1816ВЕ51 На рисунке представлена условная графическая схема ОМЭВМ 1816ВЕ51, которая имеет 4 порта – P0-P3 и следующие сигналы: - RST – вход общего сброса; - BQ2,BQ1 – входы подключение кварцевого резонатора; - DEMA – вход блокировки работы с внешней памятью, при DEMA=1 – работа только с внутренней памятью; - PME – выход разрешения программной памяти – сигнал признака передачи данных через порт Р0 при работе с внешней памятью; - ALE – признак передачи младшего байта адреса через порт Р0 при работе с внешней памятью.
58. Мультиплексор. Призначення. Таблиця істинності. Схемотехнічна реалізація. УГП.
Мультипле́ксори відносяться до пристроїв комутування цифрової інформації. Вони здійснюють комутацію одного з декількох інформаційних входів xi до одного виходу y. Мультиплексори мають декілька інформаційних входів, адресні входи, вхід дозволу мультиплексування (стробуючий вхід) та один вихід.
Кожному з інформаційних входів мультиплексора відповідає номер, який називається адресою, двійкове число якого подається до адресних входів.
Число інформаційних входів nінф і число адресних входів nадр зв'язані співвідношенням: nадр=2nінф.
Адресний дешифратор D1, перетворює двійковий код у десятковий для керування роботою мультиплексора. В залежності від комбінації стану адресних входів а1 та а2 на одному з чотирьох виходів дешифратора з'являється одиничний потенціал, який дає дозвіл на спрацьовування відповідної схеми І (D2…D5). Наприклад, при адресному числі 01, коли а1= 1 та а2= 0, на виході 1 дешифратора D1 установлюється рівень логічної одиниці, а на всіх останніх — нульовий. Тому логічний елемент D3 має дозвіл на спрацьовування.
Якщо при цьому на інформаційному вході x1 діє логічна одиниця, то на виході D3 установлюється 1, а при x1=0 на виході логічного елемента D3 буде теж нульовий потенціал. При цьому, незалежно від стану інформаційних входів x0, x2, x3, на виході логічного елемента АБО D6 інформація повторює стан x1. Якщо активізований вхід дозволу E=1, то на виході мультиплексора y з'являється 1 або 0 в залежності від значення x1.
Функціонування мультиплексора описується таблицею істинності
Адресні входи |
Керуючий вхід E |
Вихід y |
|
а1 |
а2 |
|
|
X 0 1 0 1 |
X 0 0 1 1 |
0 1 1 1 1 |
0 x0 x1 x2 x3 |
При нульовому керуючому сигналі E=0 зв'язок між інформаційними входами xi та виходом y відсутній. Тому незалежно (позначка «X») від стану адресних входів а1 та а2 вихід y нульовий. При E=1 на вихід передається логічний рівень того з інформаційних входів xi номер якого i заданий на адресних входах.
Логічний вигляд мультиплексора 4-1 має вигляд
Мультиплексори
мають різне число входів, починаючи з
2. Деякі мультиплексори мають комплементарний
вихід (прямий y та
інверсний 
).
При комутації багаторозрядних слів використовують декілька мультиплексорів, виходи яких з'єднуються за схемою АБО. Для цієї мети випускаються декілька однотипних мультиплексорів в одному корпусі.